公开(公告)号：CN105742262A

公开(公告)日：2016-07-06

申请号：CN201510940505.0

申请日：2015-12-16

Applicant: NEPES株式会社

Inventor： 李俊奎 ,  权容台

IPC: H01L23/488 ,  H01L21/60

CPC classification number: H01L25/16 ,  H01L21/568 ,  H01L23/13 ,  H01L23/3128 ,  H01L23/49816 ,  H01L23/49822 ,  H01L23/49827 ,  H01L24/19 ,  H01L24/20 ,  H01L2224/04105 ,  H01L2224/12105 ,  H01L2224/24195 ,  H01L2924/13091 ,  H01L2924/1431 ,  H01L2924/1432 ,  H01L2924/1434 ,  H01L2924/1436 ,  H01L2924/1437 ,  H01L2924/1438 ,  H01L2924/1441 ,  H01L2924/15313 ,  H01L2924/182 ,  H01L2924/19041 ,  H01L2924/19042 ,  H01L2924/19043 ,  H01L2924/19105 ,  H01L2924/37001 ,  H01L24/17 ,  H01L24/81 ,  H01L2224/1705 ,  H01L2224/81

Abstract: 本发明公开了一种半导体封装，其中，半导体芯片和安装器件一起封装在半导体封装中。半导体封装包括半导体芯片、安装块和互连部件，在安装块上的第一安装器件安装在基板上，基板包括形成在其上的电路，互连部件被配置以将半导体芯片电连接至安装块。

公开(公告)号：CN104364902A

公开(公告)日：2015-02-18

申请号：CN201380026487.4

申请日：2013-05-09

Applicant: NEPES株式会社

Inventor： 权容台 ,  朴卿焄

IPC: H01L23/48 ,  H01L23/538

CPC classification number: H01L25/105 ,  H01L21/56 ,  H01L21/568 ,  H01L23/3107 ,  H01L23/49827 ,  H01L23/5389 ,  H01L24/08 ,  H01L24/19 ,  H01L24/24 ,  H01L24/32 ,  H01L24/82 ,  H01L24/83 ,  H01L24/89 ,  H01L25/0655 ,  H01L2224/0401 ,  H01L2224/04105 ,  H01L2224/08111 ,  H01L2224/08235 ,  H01L2224/12105 ,  H01L2224/24101 ,  H01L2224/24155 ,  H01L2224/32235 ,  H01L2225/06548 ,  H01L2225/06572 ,  H01L2225/1035 ,  H01L2225/1041 ,  H01L2225/1058 ,  H01L2225/107 ,  H01L2924/12042 ,  H01L2924/171 ,  H01L2924/181 ,  H01L2924/18162 ,  H01L2924/00

Abstract: 本发明提供一种包括精密且工艺缺陷低的贯通布线的半导体封装的制造方法。本发明的一个实施例的半导体封装包括：绝缘基板，其包括第一贯通部和第二贯通部；贯通布线，填充所述第一贯通部，被设置成穿过所述绝缘基板；半导体芯片，位于所述第二贯通部内，与所述贯通布线电连接；模制件，对所述半导体芯片和所述绝缘基板进行模塑；以及再布线图案层，位于所述绝缘基板的下侧，电连接所述贯通布线和所述半导体芯片。

公开(公告)号：CN103229293B

公开(公告)日：2016-05-18

申请号：CN201180050669.6

申请日：2011-09-28

Applicant: NEPES株式会社

Inventor： 权容台

IPC: H01L23/12 ,  H01L23/48 ,  H01L23/28

CPC classification number: H01L24/25 ,  H01L21/568 ,  H01L23/3128 ,  H01L24/19 ,  H01L24/20 ,  H01L24/82 ,  H01L25/105 ,  H01L2224/0401 ,  H01L2224/04105 ,  H01L2224/12105 ,  H01L2224/13024 ,  H01L2224/20 ,  H01L2225/1035 ,  H01L2225/1058 ,  H01L2924/01023 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/01079 ,  H01L2924/014 ,  H01L2924/14 ,  H01L2924/1434 ,  H01L2924/14511 ,  H01L2924/15311 ,  H01L2924/18162 ,  H01L2924/1904 ,  H01L2924/19105

Abstract: 本发明涉及一种半导体芯片封装及将所述半导体芯片封装垂直层压的半导体模块及其制造方法，所述半导体芯片封装包括：绝缘架，其包括形成于中央的开口部及形成于所述开口部周围的通孔；半导体芯片，其设置在所述开口部中；导电部，其填充在所述通孔中；内部绝缘层，其形成于所述绝缘架和所述半导体芯片的底面，以使所述导电部的底面露出；内部信号图案，其形成于所述内部绝缘层上，使所述半导体芯片和所述导电部电气连接。由此，通过垂直层压单一的半导体芯片封装，从而减小半导体模块的大小，从而具有以下优点。能够实现各种电子装置的空间效率化及轻量化，并提高层压的半导体芯片之间的信号处理速度。

公开(公告)号：CN103229293A

公开(公告)日：2013-07-31

申请号：CN201180050669.6

申请日：2011-09-28

Applicant: NEPES株式会社

Inventor： 权容台

IPC: H01L23/12 ,  H01L23/48 ,  H01L23/28

CPC classification number: H01L24/25 ,  H01L21/568 ,  H01L23/3128 ,  H01L24/19 ,  H01L24/20 ,  H01L24/82 ,  H01L25/105 ,  H01L2224/0401 ,  H01L2224/04105 ,  H01L2224/12105 ,  H01L2224/13024 ,  H01L2224/20 ,  H01L2225/1035 ,  H01L2225/1058 ,  H01L2924/01023 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/01079 ,  H01L2924/014 ,  H01L2924/14 ,  H01L2924/1434 ,  H01L2924/14511 ,  H01L2924/15311 ,  H01L2924/18162 ,  H01L2924/1904 ,  H01L2924/19105

Abstract: 本发明涉及一种半导体芯片封装及将所述半导体芯片封装垂直层压的半导体模块及其制造方法，所述半导体芯片封装包括：绝缘架，其包括形成于中央的开口部及形成于所述开口部周围的通孔；半导体芯片，其设置在所述开口部中；导电部，其填充在所述通孔中；内部绝缘层，其形成于所述绝缘架和所述半导体芯片的底面，以使所述导电部的底面露出；内部信号图案，其形成于所述内部绝缘层上，使所述半导体芯片和所述导电部电气连接。由此，通过垂直层压单一的半导体芯片封装，从而减小半导体模块的大小，从而具有以下优点。能够实现各种电子装置的空间效率化及轻量化，并提高层压的半导体芯片之间的信号处理速度。

公开(公告)号：CN104364902B

公开(公告)日：2017-07-07

申请号：CN201380026487.4

申请日：2013-05-09

Applicant: NEPES 株式会社

Inventor： 权容台 ,  朴卿焄

IPC: H01L23/48 ,  H01L23/538

CPC classification number: H01L25/105 ,  H01L21/56 ,  H01L21/568 ,  H01L23/3107 ,  H01L23/49827 ,  H01L23/5389 ,  H01L24/08 ,  H01L24/19 ,  H01L24/24 ,  H01L24/32 ,  H01L24/82 ,  H01L24/83 ,  H01L24/89 ,  H01L25/0655 ,  H01L2224/0401 ,  H01L2224/04105 ,  H01L2224/08111 ,  H01L2224/08235 ,  H01L2224/12105 ,  H01L2224/24101 ,  H01L2224/24155 ,  H01L2224/32235 ,  H01L2225/06548 ,  H01L2225/06572 ,  H01L2225/1035 ,  H01L2225/1041 ,  H01L2225/1058 ,  H01L2225/107 ,  H01L2924/12042 ,  H01L2924/171 ,  H01L2924/181 ,  H01L2924/18162 ,  H01L2924/00

Abstract: 本发明提供一种包括精密且工艺缺陷低的贯通布线的半导体封装的制造方法。本发明的一个实施例的半导体封装包括：绝缘基板，其包括第一贯通部和第二贯通部；贯通布线，填充所述第一贯通部，被设置成穿过所述绝缘基板；半导体芯片，位于所述第二贯通部内，与所述贯通布线电连接；模制件，对所述半导体芯片和所述绝缘基板进行模塑；以及再布线图案层，位于所述绝缘基板的下侧，电连接所述贯通布线和所述半导体芯片。

公开(公告)号：CN106057684A

公开(公告)日：2016-10-26

申请号：CN201510962346.4

申请日：2015-12-21

Applicant: NEPES株式会社

Inventor： 李俊奎 ,  权容台

IPC: H01L21/48 ,  H01L23/495

CPC classification number: H01L21/31133 ,  H01L21/568 ,  H01L23/3128 ,  H01L23/49575 ,  H01L23/49816 ,  H01L23/49827 ,  H01L23/49833 ,  H01L24/13 ,  H01L24/19 ,  H01L24/20 ,  H01L24/24 ,  H01L24/32 ,  H01L24/48 ,  H01L24/82 ,  H01L24/83 ,  H01L24/85 ,  H01L24/92 ,  H01L24/96 ,  H01L2224/04105 ,  H01L2224/12105 ,  H01L2224/13022 ,  H01L2224/131 ,  H01L2224/19 ,  H01L2224/2101 ,  H01L2224/215 ,  H01L2224/24011 ,  H01L2224/24175 ,  H01L2224/245 ,  H01L2224/2919 ,  H01L2224/32145 ,  H01L2224/48091 ,  H01L2224/48145 ,  H01L2224/48247 ,  H01L2224/48463 ,  H01L2224/73265 ,  H01L2224/73267 ,  H01L2224/73277 ,  H01L2224/82106 ,  H01L2224/85005 ,  H01L2224/92 ,  H01L2224/92147 ,  H01L2224/9222 ,  H01L2224/92244 ,  H01L2224/92247 ,  H01L2924/00014 ,  H01L2924/0665 ,  H01L2924/1431 ,  H01L2924/1434 ,  H01L2924/1436 ,  H01L2924/1437 ,  H01L2924/1438 ,  H01L2924/1441 ,  H01L2924/186 ,  H01L2924/381 ,  H01L2224/45015 ,  H01L2924/207 ,  H01L2224/45099 ,  H01L2224/83005 ,  H01L2924/014 ,  H01L2924/01029 ,  H01L2924/01013 ,  H01L2224/85 ,  H01L2224/82 ,  H01L2221/68304 ,  H01L2224/83 ,  H01L21/56 ,  H01L2221/68381 ,  H01L2924/00 ,  H01L2924/00012 ,  H01L23/4952 ,  H01L21/4821

Abstract: 本发明涉及一种系统级封装及其制造方法，所述系统级封装包括：第一半导体管芯，其包括多个键合焊盘；引线框架，配置在所述第一半导体管芯的周围，且包括多个信号引线；第二半导体管芯，配置在所述第一半导体管芯的上部，且与所述引线框架引线键合；以及扇出型金属图案，配置在所述第一半导体管芯和所述引线框架的下部，将所述键合焊盘和所述信号引线电连接，且包括多个金属焊盘。

公开(公告)号：CN105489591A

公开(公告)日：2016-04-13

申请号：CN201510640726.6

申请日：2015-09-30

Applicant: NEPES株式会社

Inventor： 权容台 ,  李俊奎

IPC: H01L23/538 ,  H01L23/535 ,  H01L21/48 ,  H01L21/60

CPC classification number: H01L23/528 ,  H01L21/486 ,  H01L21/568 ,  H01L21/76829 ,  H01L23/481 ,  H01L23/49816 ,  H01L23/49827 ,  H01L23/522 ,  H01L23/5386 ,  H01L23/5389 ,  H01L24/19 ,  H01L25/105 ,  H01L25/50 ,  H01L2224/04105 ,  H01L2224/12105 ,  H01L2224/24227 ,  H01L2225/1035 ,  H01L2225/1041 ,  H01L2225/1058 ,  H01L2924/1431 ,  H01L2924/1434 ,  H01L2924/1436 ,  H01L2924/1437 ,  H01L2924/15311 ,  H01L23/5384 ,  H01L23/535 ,  H01L24/27 ,  H01L2224/273

Abstract: 本发明公开一种设有电连接半导体封装的上部和下部的导电性路径的半导体封装及其制造方法。本发明的实施例的半导体封装包括：半导体芯片；基板，包括容纳半导体芯片的容纳部；包封材料，将半导体芯片和基板一体地塑封；贯穿布线，将基板沿上下方向贯穿；布线部，电连接半导体芯片和贯穿布线的一侧；外部连接部，与贯穿布线的另一侧电连接，可与外部电连接，其中，布线部的布线层与贯穿布线连接。

公开(公告)号：CN104081516A

公开(公告)日：2014-10-01

申请号：CN201280068297.4

申请日：2012-12-28

Applicant: NEPES株式会社

Inventor： 权容台 ,  李俊奎

IPC: H01L23/28 ,  H01L23/12 ,  H01L23/48

CPC classification number: H01L23/5389 ,  H01L21/565 ,  H01L23/3128 ,  H01L24/19 ,  H01L24/24 ,  H01L24/82 ,  H01L25/0657 ,  H01L2224/02372 ,  H01L2224/02375 ,  H01L2224/02379 ,  H01L2224/0345 ,  H01L2224/0346 ,  H01L2224/0401 ,  H01L2224/04105 ,  H01L2224/05548 ,  H01L2224/05624 ,  H01L2224/05647 ,  H01L2224/06182 ,  H01L2224/1134 ,  H01L2224/12105 ,  H01L2224/16145 ,  H01L2224/16227 ,  H01L2224/24 ,  H01L2224/82 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/06527 ,  H01L2225/06541 ,  H01L2225/06548 ,  H01L2225/06565 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2924/18162 ,  H01L2924/00 ,  H01L2924/00014

Abstract: 本发明提供一种堆叠型半导体封装，其堆叠有不同大小的半导体芯片。本发明一个实施例的堆叠型半导体封装包括第一半导体芯片结构体和第二半导体芯片结构体，所述第一半导体芯片结构体包括：第一半导体芯片；第一成型层，包围所述第一半导体芯片；及第一贯通电极，贯通所述第一成型层，与所述第一半导体芯片电连接，所述第二半导体芯片结构体相对于所述第一半导体芯片结构体垂直堆叠，并包括：第二半导体芯片；及第二贯通电极，与所述第一贯通电极电连接，其中，所述第一半导体芯片结构体和所述第二半导体芯片结构体具有相同大小。

公开(公告)号：CN209766405U

公开(公告)日：2019-12-10

申请号：CN201920870221.2

申请日：2019-06-11

Applicant: NEPES株式会社

Inventor： 权容台 ,  金熙喆 ,  文承俊 ,  沈智濔

IPC: H01L23/36 ,  H05K1/18

Abstract: 本实用新型涉及一种半导体封装，其为使用焊球来电连接半导体芯片和印刷电路板的半导体封装，上述半导体封装还包括热缓冲层，上述热缓冲层位于上述半导体芯片的上部并将在半导体芯片产生的热量吸收和分散，上述热缓冲层通过增加上述半导体芯片和上述印刷电路板之间的间隔来减少热传导过程的偏差并具有上述焊球直径的7.5至50％的厚度。