公开(公告)号：CN101521019A

公开(公告)日：2009-09-02

申请号：CN200910118370.4

申请日：2009-02-27

Applicant: 日东电工株式会社

Inventor： 龟井胜利 ,  何文逸

IPC: G11B5/48 ,  H05K1/02

CPC classification number: H05K1/0248 ,  G11B5/484 ,  G11B5/4853 ,  G11B5/486 ,  H05K1/0245 ,  H05K1/056 ,  H05K2201/0352 ,  H05K2201/09672 ,  H05K2201/09727

Abstract: 本发明提供一种配线电路基板，其中，在悬挂主体部上形成有第一绝缘层，在第一绝缘层上形成有写入用配线图案和读取用配线图案。在第一绝缘层上以覆盖配线图案的方式形成有第二绝缘层。在第二绝缘层上形成有写入用配线图案和读取用配线图案。在第二绝缘层上以覆盖配线图案的方式形成有第三绝缘层。配线图案的宽度比配线图案的宽度更大，配线图案的宽度比配线图案的宽度更大。

公开(公告)号：CN101483045A

公开(公告)日：2009-07-15

申请号：CN200910002945.6

申请日：2009-01-07

Applicant: 日东电工株式会社

Inventor： 要海贵彦 ,  大泽徹也 ,  大薮恭也

IPC: G11B5/48 ,  H05K1/02

CPC classification number: H05K1/0245 ,  G11B5/484 ,  G11B5/486 ,  H05K1/0216 ,  H05K1/0248 ,  H05K1/056 ,  H05K2201/0352 ,  H05K2201/09236 ,  H05K2201/09672 ,  H05K2201/09736

Abstract: 本发明提供布线电路基板，该布线电路基板具备第1绝缘层，形成于第1绝缘层上的第1布线，形成于第1绝缘层上、被覆第1布线的第2绝缘层，形成于第2绝缘层上、与第1布线在厚度方向上对向配置的第2布线。第1布线的厚度为1μm以下，且为第2绝缘层的厚度的3分之1以下。

公开(公告)号：CN100461383C

公开(公告)日：2009-02-11

申请号：CN03818976.3

申请日：2003-03-24

Applicant: 揖斐电株式会社

Inventor： 稻垣靖 ,  佐野克幸

IPC: H01L23/12 ,  H01L23/52 ,  H01L25/00 ,  H05K3/46

CPC classification number: H05K1/09 ,  H01L23/49816 ,  H01L23/49822 ,  H01L2224/05568 ,  H01L2224/05573 ,  H01L2224/16225 ,  H01L2924/00014 ,  H01L2924/01019 ,  H01L2924/01025 ,  H01L2924/01046 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/09701 ,  H01L2924/15311 ,  H01L2924/15312 ,  H01L2924/19106 ,  H01L2924/3011 ,  H01L2924/3511 ,  H05K1/0237 ,  H05K1/056 ,  H05K1/183 ,  H05K1/185 ,  H05K3/429 ,  H05K3/4602 ,  H05K3/4608 ,  H05K3/4641 ,  H05K2201/0347 ,  H05K2201/0352 ,  H05K2201/09309 ,  H05K2201/09536 ,  H05K2201/0959 ,  H05K2201/096 ,  H05K2201/09809 ,  H01L2224/05599

Abstract: 提供一种封装基板，安装高频域的IC芯片，特别是即使超过3GHz，也不发生误动或出错。在芯基板(30)上形成厚度为30μm的导体层(34)，在层间树脂绝缘层(50)上形成15μm的导体电路(58)。通过增厚导体层(34P)，能增加导体自身的体积，降低电阻。并且，通过将导体层(34)用作电源层，能提高对IC芯片的电源供给能力。

公开(公告)号：CN101288168A

公开(公告)日：2008-10-15

申请号：CN200680038131.2

申请日：2006-10-16

Applicant: 揖斐电株式会社

Inventor： 苅谷隆 ,  田中宏德

IPC: H01L23/12 ,  H05K3/46

CPC classification number: H05K1/162 ,  H01L23/49822 ,  H01L23/49827 ,  H01L23/50 ,  H01L23/642 ,  H01L2224/05568 ,  H01L2224/05573 ,  H01L2224/16225 ,  H01L2924/00014 ,  H01L2924/3011 ,  H05K3/4602 ,  H05K2201/0175 ,  H05K2201/0179 ,  H05K2201/0352 ,  H05K2201/09309 ,  H05K2201/09536 ,  H05K2201/09563 ,  H05K2201/096 ,  H05K2201/09718 ,  H05K2201/09827 ,  Y10T29/43 ,  Y10T29/435 ,  Y10T29/49124 ,  Y10T29/49126 ,  Y10T29/49128 ,  Y10T29/4913 ,  H01L2224/05599

Abstract: 本发明提供一种印刷线路板。在多层印刷线路板中，薄膜电容器(40)的下部电极(41)与下部导通孔导体(45)的接触面积(下部电极内孔41b的侧面积)大于使导通孔导体抵接于下部电极(41)时的接触面积(下部电极内孔41b的底面积)，而且下部电极(41)的厚度大于积层部(30)的BU导体层(32)的厚度。而且，下部导通孔导体(45)在下部电极内孔(41b)与绝缘层内孔(26b)的连接部位(J)处弯曲。因此，在热循环试验后，下部导通孔导体(45)与下部电极(41)之间不易产生剥离。

公开(公告)号：CN101278392A

公开(公告)日：2008-10-01

申请号：CN200680036225.6

申请日：2006-12-27

Applicant: 揖斐电株式会社

Inventor： 苅谷隆

IPC: H01L23/12 ,  H05K3/46

CPC classification number: H01L23/49838 ,  H01L23/49816 ,  H01L23/49822 ,  H01L23/49827 ,  H01L2224/16225 ,  H01L2224/16227 ,  H05K1/113 ,  H05K1/115 ,  H05K3/4602 ,  H05K3/4652 ,  H05K2201/0352 ,  H05K2201/09536 ,  H05K2201/096 ,  H05K2201/10674 ,  Y10T29/49139

Abstract: 一种多层印刷线路板，在积层布线层的表层上具有用于安装IC芯片等半导体元件的安装部，位于安装IC芯片等半导体元件的区域的正下方的通孔导体的间距小于位于其它区域的通孔导体的间距，从而抑制向所安装的IC芯片的处理器核心部的晶体管供给电源的延迟，难以发生误动作。

公开(公告)号：CN101087491A

公开(公告)日：2007-12-12

申请号：CN200610145382.2

申请日：2006-11-27

Applicant: 统宝光电股份有限公司

Inventor： 汪秉弘

IPC: H05K1/00 ,  H05K3/38 ,  G09F9/00

CPC classification number: H05K3/363 ,  G02F1/13452 ,  H05K3/3494 ,  H05K3/386 ,  H05K3/388 ,  H05K2201/0352 ,  H05K2203/0195

Abstract: 本发明公开了一种可挠式电路板及其制造方法。所述可挠式电路板包含基底薄膜、第一导电层、第二导电层和黏接层。所述基底薄膜具有第一表面和第二表面。所述第一导电层直接安置于所述基底薄膜的所述第一表面上，且具有热接合区域。所述第二导电层安置于所述基底薄膜的所述第二表面上方。所述黏接层黏接于所述第二导电层与所述基底薄膜之间，且不与所述热接合区域重叠。因为所述可挠式电路板可承受热接合工艺的操作温度，因此，可改进可挠式电路板与印刷电路板之间的电连接的可靠性。此外，仅所述第一导电层是通过溅镀而形成，且因此与现有技术相比，可减少本发明的生产成本。

公开(公告)号：CN101069458A

公开(公告)日：2007-11-07

申请号：CN200680001293.9

申请日：2006-07-07

Applicant: 揖斐电株式会社

Inventor： 高桥通昌 ,  三门幸信 ,  中村武信 ,  青山雅一

IPC: H05K3/46

CPC classification number: H01L23/48 ,  H01L2924/0002 ,  H05K1/115 ,  H05K3/00 ,  H05K3/4602 ,  H05K3/4652 ,  H05K2201/0352 ,  H05K2201/0394 ,  H05K2201/09563 ,  H05K2201/096 ,  H05K2201/09709 ,  H05K2201/09827 ,  Y10T29/49124 ,  H01L2924/00

Abstract: 一种多层印刷电路板，是使各绝缘层的厚度为100μm以下，并使电连接各绝缘层上的导体电路的多个导通孔做成随着从绝缘层表面起向内侧缩小直径的那样的锥形形状，具有将这些导通孔相对配置而成的多层叠加通道构造。能够抑制在落下时的冲击力等的外部应力，使绝缘基板难以发生翘起，防止导体电路的裂纹、断线等，减少安装基板的可靠性降低、耐落下性降低。

公开(公告)号：CN101023717A

公开(公告)日：2007-08-22

申请号：CN200580026618.4

申请日：2005-08-11

Applicant: 株式会社理光 ,  理光微电子株式会社

Inventor： 森山英二

IPC: H05K3/34 ,  H01L21/60 ,  H05K1/18

CPC classification number: H05K3/243 ,  H01L21/4867 ,  H01L21/563 ,  H01L23/498 ,  H01L23/49894 ,  H01L24/32 ,  H01L24/45 ,  H01L24/48 ,  H01L24/73 ,  H01L24/81 ,  H01L2224/0401 ,  H01L2224/05624 ,  H01L2224/05644 ,  H01L2224/05647 ,  H01L2224/1147 ,  H01L2224/13144 ,  H01L2224/16225 ,  H01L2224/32225 ,  H01L2224/32245 ,  H01L2224/45144 ,  H01L2224/45147 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/48247 ,  H01L2224/48465 ,  H01L2224/48624 ,  H01L2224/48644 ,  H01L2224/48647 ,  H01L2224/48799 ,  H01L2224/73203 ,  H01L2224/73204 ,  H01L2224/73265 ,  H01L2224/81024 ,  H01L2224/81192 ,  H01L2224/81193 ,  H01L2224/8121 ,  H01L2224/81815 ,  H01L2224/83102 ,  H01L2224/92125 ,  H01L2924/00011 ,  H01L2924/00014 ,  H01L2924/01013 ,  H01L2924/01014 ,  H01L2924/01018 ,  H01L2924/01028 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/0105 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/12042 ,  H01L2924/14 ,  H01L2924/181 ,  H01L2924/19041 ,  H01L2924/19105 ,  H01L2924/3011 ,  H05K1/0268 ,  H05K3/282 ,  H05K3/328 ,  H05K3/341 ,  H05K2201/0352 ,  H05K2201/0391 ,  H05K2201/10674 ,  H05K2203/162 ,  H01L2924/00 ,  H01L2924/3512 ,  H01L2924/00012 ,  H01L2924/00015 ,  H01L2224/43 ,  H01L2924/01006

Abstract: 本发明涉及一种电极基板，在利用铜进行了配线的由玻璃环氧树脂构成的基板(153)表面形成有多个电极的PWB(150)中，形成有未设置由金构成的Au表面层的非Au电极(151)和设有Au表面层的Au电极(152)两者作为所述电极。另外，在非Au电极(151)的表面形成有由与金不同的材料即焊剂构成的氧化抑制膜(154)。通过由该氧化抑制膜(154)抑制非Au电极(151)的氧化，从而可制作PWB(150)。

公开(公告)号：CN1964614A

公开(公告)日：2007-05-16

申请号：CN200610136513.0

申请日：2006-10-24

Applicant: 塞米克朗电子有限及两合公司

Inventor： 克里斯蒂安·格布尔 ,  莱纳·波普

IPC: H05K7/20 ,  H02M1/00

CPC classification number: H01L25/165 ,  H01L23/3675 ,  H01L24/33 ,  H01L25/162 ,  H01L2924/1301 ,  H01L2924/13091 ,  H05K1/141 ,  H05K1/147 ,  H05K1/189 ,  H05K3/366 ,  H05K7/20445 ,  H05K7/209 ,  H05K2201/0352 ,  H05K2201/049 ,  H05K2201/09736 ,  H05K2201/10674 ,  Y10T428/24777 ,  Y10T428/31678 ,  H01L2924/00

Abstract: 电路装置，尤其是变频器(10)，具有一电路模块(12)，所述电路模块与一电路板(14)相联接并且与一散热体(16)热传导地相连接，其特征在于，电路模块(12)具有一柔性的、电绝缘的塑料薄膜(18)，该塑料薄膜在其一侧上具有一薄的电路结构化的逻辑金属层(20)并且在对置的一侧上具有一电路结构化的功率金属层(22)，该功率金属层以一接触边缘(26)与电路板(14)的一边缘部段(28)相接触，其中柔性的电路模块(12)折弯地离开电路板(14)，功率半导体芯片(24)与电路结构化的功率金属层(22)相接触，并且在散热体(16)上固定有一基片(30)，该基片构成有一用来与功率半导体芯片(24)接触的电路结构(32)。

公开(公告)号：CN1297398C

公开(公告)日：2007-01-31

申请号：CN02802327.7

申请日：2002-07-04

Applicant: 钟渊化学工业株式会社

Inventor： 西中贤 ,  下大迫宽司 ,  伊藤卓 ,  村上睦明

IPC: B32B15/08 ,  H05K3/46

CPC classification number: H05K3/4652 ,  H05K3/108 ,  H05K3/386 ,  H05K3/388 ,  H05K3/427 ,  H05K2201/0195 ,  H05K2201/0338 ,  H05K2201/0352 ,  H05K2201/0355 ,  Y10T29/49078 ,  Y10T29/49126 ,  Y10T29/49155

Abstract: 利用干式镀法在高分子薄膜的一个面上形成金属层A。使用该层压体，利用半导体添加法形成电路时，可得到电路配线形状、电路间绝缘性和与基板接合性优良的高密度印刷配线板。通过在层压体的高分子薄膜的另一个面上形成粘接层，得到层间粘接薄膜，将该层间粘接薄膜贴合在内层电路板上，通过对粘接层热的熔合或固化，可制造出多层印刷配线板。在制造电路基板时，在对第1金属膜腐蚀时，优选使用对第1金属膜进行选择性腐蚀的腐蚀剂。