公开(公告)号：WO2002061827A1

公开(公告)日：2002-08-08

申请号：PCT/JP2002/000797

申请日：2002-01-31

Applicant: ソニー株式会社 ,  小川 剛 ,  西谷 祐司 ,  奥洞 明彦

Inventor： 小川 剛 ,  西谷 祐司 ,  奥洞 明彦

IPC: H01L23/12

CPC classification number: H05K3/4682 ,  H01L21/4846 ,  H01L2224/16 ,  H01L2224/16225 ,  H01L2224/32225 ,  H01L2224/73204 ,  H01L2224/81005 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/09701 ,  H01L2924/1531 ,  H01L2924/18161 ,  H01L2924/19105 ,  H01L2924/19106 ,  H01L2924/3025 ,  H05K1/0237 ,  H05K1/0306 ,  H05K1/0313 ,  H05K1/095 ,  H05K1/16 ,  H05K1/162 ,  H05K1/165 ,  H05K1/167 ,  H05K1/183 ,  H05K3/0052 ,  H05K3/20 ,  H05K3/205 ,  H05K3/4605 ,  H05K3/4614 ,  H05K3/4644 ,  H05K3/467 ,  H05K3/4688 ,  H05K2201/09509 ,  H05K2201/09763 ,  H05K2203/016 ,  H05K2203/061 ,  H05K2203/1189 ,  H01L2924/00

Abstract: A wiring circuit block body is formed by the followings: the step of forming a separation layer (6) over the flattened main surface of a matrix substrate (1), and then an insulation layer (7) over the separation layer (6); the step of patterning this insulation layer (7) to form a wiring layer (8) in the patterned insulation layer (7); and the step of separating this insulation layer (7) and wiring layer (8) from the matrix substrate (1) via the separation layer (6). A circuit body block (2), incorporating film-forming elements (12) (13) (17) in a wiring layer, is mounted on a base substrate (3) to constitute a wiring device. The circuit body block (2) has a semiconductor chip (62) mounted on the surface and is attached on a base substrate (64) to constitute a semiconductor device.

Abstract translation: 通过以下步骤形成布线电路块体：在矩阵基板（1）的平坦化主表面上形成分离层（6）的步骤，然后在分离层（6）上方形成绝缘层（7）的步骤; 图案化该绝缘层（7）以在图案化绝缘层（7）中形成布线层（8）的步骤; 以及经由分离层（6）将该绝缘层（7）和布线层（8）从基质基板（1）分离的步骤。 在基板（3）上安装在布线层中并入有成膜元件（12）（13）（17）的电路体块（2），构成布线装置。 电路体块（2）具有安装在表面上的半导体芯片（62），并安装在基底（64）上以构成半导体器件。

公开(公告)号：WO2017087093A1

公开(公告)日：2017-05-26

申请号：PCT/US2016/056446

申请日：2016-10-11

Applicant: NORTHROP GRUMMAN SYSTEMS CORPORATION

Inventor： CHRISTIANSEN, Martin Brokner ,  CHOROSINSKI, Leonard George ,  HEFFNER, H. Craig ,  WAKAMIYA, Stanley Katsuyoshi ,  KIRKWOOD, Keith R.

IPC: H05K1/02 ,  H01L39/22 ,  H05K1/03

CPC classification number: H05K1/181 ,  H05K1/0203 ,  H05K1/0271 ,  H05K1/0298 ,  H05K1/0306 ,  H05K1/115 ,  H05K3/303 ,  H05K3/46 ,  H05K2201/0338 ,  H05K2201/068 ,  H05K2201/09063 ,  H05K2201/09663 ,  H05K2201/09672 ,  H05K2201/09763

Abstract: A circuit card assembly includes a substrate having longitudinally spaced first and second substrate end edges and transversely spaced top and bottom substrate surfaces. The top and/or bottom substrate surface has first, second, and third substrate regions. The first substrate region is directly laterally adjacent the first substrate side edge. The third substrate region is directly laterally adjacent the second substrate side edge. The second substrate region is located between the first and third substrate regions. At least one circuit trace is located on the selected substrate surface. The portion of the circuit trace in the first substrate region is made of only a first material. The portion of the circuit trace in the third substrate region is made of only a second material. The portion of the circuit trace in the second substrate region is made of both the first and second materials. The first material is preferably copper and the second material is preferably niobium.

Abstract translation: 电路卡组件包括具有纵向间隔开的第一和第二基板端部边缘以及横向间隔开的顶部和底部基板表面的基板。 顶部和/或底部衬底表面具有第一，第二和第三衬底区域。 第一基板区域直接侧向邻近第一基板侧边缘。 第三衬底区域直接侧向邻近第二衬底侧边缘。 第二衬底区域位于第一和第三衬底区域之间。 至少一个电路迹线位于所选衬底表面上。 第一衬底区域中的电路迹线的部分仅由第一材料制成。 第三衬底区域中的电路迹线的部分仅由第二材料制成。 第二衬底区域中的电路迹线部分由第一和第二材料制成。 第一种材料最好是铜，第二种材料最好是铌。

公开(公告)号：WO2010126989A1

公开(公告)日：2010-11-04

申请号：PCT/US2010/032737

申请日：2010-04-28

Applicant: E. I. DU PONT DE NEMOURS AND COMPANY ,  GEORGIA TECH RESEARCH CORPORATION ,  MCGREGOR, David Ross ,  CHAN, Cheong-Wo Hunter ,  DELLIS, Lynne E. ,  LIU, Fuhan ,  NAIR, Deepukumar M. ,  SUNDARAM, Venkatesh

Inventor： MCGREGOR, David Ross ,  CHAN, Cheong-Wo Hunter ,  DELLIS, Lynne E. ,  LIU, Fuhan ,  NAIR, Deepukumar M. ,  SUNDARAM, Venkatesh

IPC: H05K1/16 ,  H05K3/46

CPC classification number: H05K1/162 ,  H05K3/025 ,  H05K3/4652 ,  H05K2201/0175 ,  H05K2201/0355 ,  H05K2201/09309 ,  H05K2201/09481 ,  H05K2201/09518 ,  H05K2201/09718 ,  H05K2201/09763 ,  H05K2201/10674 ,  H05K2203/1126

Abstract: Provided are semiconductor packages comprising at least one thin-film capacitor attached to a printed wiring board core through build-up layers, wherein a first electrode of the thin-film capacitor comprises a thin nickel foil, a second electrode of the thin-film capacitor comprises a copper electrode, and a copper layer is formed on the nickel foil. The interconnections between the thin-film capacitor and the semiconductor device provide a low inductance path to transfer charge to and from the semiconductor device. Also provided are methods for fabricating such semiconductor packages.

Abstract translation: 提供了包括通过堆积层附着到印刷线路板芯的至少一个薄膜电容器的半导体封装，其中薄膜电容器的第一电极包括薄镍箔，薄膜电容器的第二电极 包括铜电极，并且在镍箔上形成铜层。 薄膜电容器和半导体器件之间的互连提供了将电荷转移到半导体器件和从半导体器件传输电荷的低电感路径。 还提供了制造这种半导体封装的方法。

公开(公告)号：WO2006101460A1

公开(公告)日：2006-09-28

申请号：PCT/SG2006/000070

申请日：2006-03-23

Applicant: AGENCY FOR SCIENCE, TECHNOLOGY AND RESEARCH ,  LU, Chee Wai ,  LOK, Boon Keng ,  CHUA, Kai Meng ,  WAI, Lai Lai

Inventor： LU, Chee Wai ,  LOK, Boon Keng ,  CHUA, Kai Meng ,  WAI, Lai Lai

IPC: H05K3/46 ,  H01L23/48 ,  H01G4/00 ,  H01L23/66

CPC classification number: H01G4/232 ,  H01G4/40 ,  H01L23/49822 ,  H01L23/50 ,  H01L2224/16 ,  H01L2224/16235 ,  H01L2924/00011 ,  H01L2924/00014 ,  H01L2924/01019 ,  H01L2924/01078 ,  H01L2924/09701 ,  H05K1/0231 ,  H05K1/162 ,  H05K1/185 ,  H05K3/429 ,  H05K2201/09718 ,  H05K2201/09763 ,  H01L2224/0401

Abstract: An embedded capacitor structure (100) comprising a main body; at least one embedded capacitor (102, 104) having a first electrode (108), a dielectric layer, and a second electrode (118), formed in the main body; and at least one via electrical connection (110, 112) formed in the main body; wherein at least one of the first and second electrodes (108, 118) is free from direct electrical connection to the via electrical connections (110, 112).

Abstract translation: 一种嵌入式电容器结构（100），包括主体; 至少一个嵌入式电容器（102,104），其具有形成在所述主体中的第一电极（108），电介质层和第二电极（118） 和形成在主体中的至少一个通孔电连接（110,112）; 其中所述第一和第二电极（108,118）中的至少一个不与所述通孔电连接（110,112）直接电连接。

公开(公告)号：WO2006076607A1

公开(公告)日：2006-07-20

申请号：PCT/US2006/001295

申请日：2006-01-13

Applicant: CABOT CORPORATION ,  HOWARTH, James, John ,  EDWARDS, Chuck ,  VANHEUSDEN, Karel

Inventor： HOWARTH, James, John ,  EDWARDS, Chuck ,  VANHEUSDEN, Karel

IPC: H05K3/12 ,  H05K1/16

CPC classification number: B41J2/01 ,  B41J2202/04 ,  H01C17/065 ,  H05K1/095 ,  H05K1/16 ,  H05K1/162 ,  H05K1/165 ,  H05K1/167 ,  H05K1/181 ,  H05K3/125 ,  H05K2201/09763 ,  H05K2203/013 ,  H05K2203/1453

Abstract: A process of fabricating a passive electrical component, such as a resistor, a capacitor, or an inductor, is provided. The process includes the step of ink-jet printing at least one electronic ink onto a substrate in a predetermined pattern. The step of ink-jet printing may include the steps of: a) selecting at least one electronic ink having at least one electrical characteristic when cured; b) determining a positional layout for a plurality of droplets of the at least one electronic ink such that, when the at least one electronic ink has been cured, the positional layout provides a desired response for the electrical component; c) printing each of the plurality of droplets of the at least one electronic ink onto the substrate according to the positional layout using an ink-jet printing process; and d) curing the at least one electronic ink.

Abstract translation: 提供了制造无源电气部件的工艺，例如电阻器，电容器或电感器。 该方法包括以预定图案将至少一种电子墨水喷墨印刷到基底上的步骤。 喷墨印刷的步骤可以包括以下步骤：a）在固化时选择至少一种具有至少一种电特性的电子墨水; b）确定所述至少一个电子墨水的多个液滴的位置布局，使得当所述至少一个电子墨水已经固化时，所述位置布局为所述电气部件提供期望的响应; c）使用喷墨印刷方法根据所述位置布局将所述至少一个电子墨水的所述多个液滴中的每一个印刷到所述基底上; 和d）固化所述至少一个电子墨水。

公开(公告)号：WO2003041096A1

公开(公告)日：2003-05-15

申请号：PCT/US2002/035261

申请日：2002-11-01

Applicant: H.C. STARCK INC.

Inventor： KUMAR, Prabhat ,  UHLENHUT, Henning

IPC: H01G4/10

CPC classification number: H01G9/15 ,  H01G4/10 ,  H01G11/48 ,  H05K1/162 ,  H05K2201/0179 ,  H05K2201/0329 ,  H05K2201/09763 ,  Y02E60/13

Abstract: The invention relates to a thin film capacitor containing (a) a substrate, (b) a first polymeric film comprising an electrically conductive polymer located on the substrate, (c) a pentoxide layer selected from the group consisting of tantalum pentoxide, or niobium pentoxide, and mixtures thereof, (d) a second polymeric film comprising an electrically conductive polymer located on the pentoxide layer.

Abstract translation: 本发明涉及一种薄膜电容器，其包含（a）基底，（b）第一聚合物膜，其包含位于基底上的导电聚合物，（c）五氧化物层，其选自五氧化二钽或五氧化二铌 ，及其混合物，（d）包含位于五氧化物层上的导电聚合物的第二聚合物膜。

公开(公告)号：WO2003007369A1

公开(公告)日：2003-01-23

申请号：PCT/JP2002/007091

申请日：2002-07-12

Applicant: 株式会社日立製作所 ,  佐藤 俊也 ,  荻野 雅彦 ,  三輪 崇夫 ,  内藤 孝 ,  滑川 孝

Inventor： 佐藤 俊也 ,  荻野 雅彦 ,  三輪 崇夫 ,  内藤 孝 ,  滑川 孝

IPC: H01L23/12

CPC classification number: H01L23/49827 ,  H01L23/49816 ,  H01L23/49822 ,  H01L23/49894 ,  H01L2924/0002 ,  H01L2924/12044 ,  H01L2924/19011 ,  H01L2924/3011 ,  H05K1/162 ,  H05K3/4602 ,  H05K2201/09509 ,  H05K2201/09763 ,  H01L2924/00

Abstract: A small, high−performance, low−cost semiconductor connection substrate such that the large size of the module because of discrete passive elements mounted on the substrate and the rise in mounting cost are improved, the substrate has a high reliability, the production yield is favorable, and various electronic components such as capacitors, inductors, and resistors are integrated at high density. A semiconductor connection substrate for connecting a semiconductor device to a mounting substrate such as a printed substrate is characterized by comprising an insulating substrate, one or more elements selected from capacitor elements provided on the insulating substrate and composed of electrodes having different areas and a dielectric material interposed between the electrodes, inductor elements, and resistor elements, a metallic wiring for connecting the elements, a metallic terminal part that is a part of the metallic wiring, and an organic insulating material covering the surroundings of the metallic wiring part except for the elements and metallic terminal part

Abstract translation: 一种小型，高性能，低成本的半导体连接基板，由于安装在基板上的分立的无源元件以及安装成本的上升，模块的大尺寸被提高，基板的可靠性高，生产成品率 有利的是，并且以高密度集成诸如电容器，电感器和电阻器的各种电子部件。 用于将半导体器件连接到诸如印刷基板的安装基板的半导体连接基板的特征在于包括绝缘基板，选自设置在绝缘基板上的电容器元件中的一个或多个元件，并且由具有不同区域的电极和电介质材料 插入在电极，电感器元件和电阻元件之间，用于连接元件的金属布线，作为金属布线的一部分的金属端子部分和覆盖除了元件之外的金属布线部分周围的有机绝缘材料 和金属端子部分

公开(公告)号：WO0211500A2

公开(公告)日：2002-02-07

申请号：PCT/US0123238

申请日：2001-07-24

Applicant: MOTOROLA INC

Inventor： DUNN GREGORY J

IPC: H05K1/16 ,  H05K3/46 ,  H05K

CPC classification number: H05K1/162 ,  H05K3/4644 ,  H05K2201/0187 ,  H05K2201/09509 ,  H05K2201/09763 ,  Y10T29/49156 ,  Y10T29/49167

Abstract: A method is provided for forming an embedded, low profile capacitor in a multilayer printed circuit board. The method entails providing a first metal plate (16) on a dielectric substrate (14). A dielectric layer (18) of a photopolymeric material is applied onto a first region (17) of the first metal plate, surrounded by a second region (19) that is exposed. A second metal plate (24) is deposited onto the dielectric layer and the second region (19) of the first metal plate. The second plate (24) is then patterned to define an upper electrode (26) on the dielectric layer that is electrically isolated from the first metal plate. This may be accomplished by forming a trench (34) in the second metal plate above the dielectric layer. In one aspect, the resulting capacitor thus comprises a lower electrode structure (28) derived mainly from the first metal plate, a dielectric layer (20) overlying the first region of the first metal plate, and an upper electrode (26) overlying the dielectric layer. The lower metal structure also includes an extension (32) deposited onto the second region of the first metal layer about the dielectric layer and including a lip overlying a perimeter of the dielectric layer surface.

Abstract translation: 提供了一种用于在多层印刷电路板中形成嵌入式薄型电容器的方法。 该方法需要在电介质基片（14）上提供第一金属板（16）。 将光聚合材料的电介质层（18）施加到第一金属板的第一区域（17）上，被暴露的第二区域（19）围绕。 第二金属板（24）沉积在第一金属板的电介质层和第二区域（19）上。 然后将第二板（24）图案化以限定在与第一金属板电隔离的电介质层上的上电极（26）。 这可以通过在介电层上方的第二金属板中形成沟槽（34）来实现。 一方面，所得到的电容器包括主要由第一金属板衍生的下电极结构（28），覆盖在第一金属板的第一区域上的电介质层（20）和覆盖在电介质上的上电极 层。 下部金属结构还包括在电介质层周围沉积在第一金属层的第二区域上的延伸部（32），并且包括覆盖在电介质层表面的周边上的唇缘。

公开(公告)号：WO2009087268A1

公开(公告)日：2009-07-16

申请号：PCT/FI2009/000005

申请日：2009-01-09

Applicant: VALTION TEKNILLINEN TUTKIMUSKESKUS VTT ,  VALTA, Kyösti ,  KESKINEN, Jari ,  SIVONEN, Eino ,  KAURANEN, Pertti ,  KOLOLUOMA, Terho ,  MAANINEN, Arto

Inventor： VALTA, Kyösti ,  KESKINEN, Jari ,  SIVONEN, Eino ,  KAURANEN, Pertti ,  KOLOLUOMA, Terho ,  MAANINEN, Arto

IPC: H01G9/155 ,  H05K1/16 ,  H01B1/20 ,  H01G9/058

CPC classification number: H05K1/162 ,  H01G2/065 ,  H01G9/058 ,  H01G9/155 ,  H01G11/38 ,  H05K1/092 ,  H05K3/12 ,  H05K2201/0323 ,  H05K2201/09763 ,  Y02E60/13

Abstract: A double layer capacitor comprises current collectors, electrodes and an electrolyte. The capacitor (C) is manufactured with a printing technique and it is connected to other electronics (R,V) also manufactured with a printing technique. The capacitor (C) is arranged to provide power to said other electronics. Cellulose carbamate can be used in the capacitor as a binder of conductive particles or as a separator.

Abstract translation: 双层电容器包括集电器，电极和电解质。 电容器（C）采用印刷技术制造，并且连接到也以印刷技术制造的其他电子器件（R，V）。 电容器（C）被布置成向所述其它电子设备供电。 氨基甲酸纤维素可用作电容器，作为导电颗粒的粘合剂或隔膜。

公开(公告)号：WO2007040064A1

公开(公告)日：2007-04-12

申请号：PCT/JP2006/318823

申请日：2006-09-22

Applicant: 松下電器産業株式会社 ,  山本 憲一 ,  光明寺 大道 ,  倉増 敬三郎

Inventor： 山本 憲一 ,  光明寺 大道 ,  倉増 敬三郎

IPC: H05K1/16 ,  H05K1/14 ,  H05K3/36

CPC classification number: H05K1/16 ,  H01L23/66 ,  H01L27/016 ,  H01L2924/0002 ,  H03H7/0115 ,  H03H7/175 ,  H05K1/162 ,  H05K1/165 ,  H05K3/4614 ,  H05K2201/0317 ,  H05K2201/086 ,  H05K2201/09763 ,  H05K2203/1189 ,  Y10T29/49155 ,  H01L2924/00

Abstract: 少なくとも一方の主面に第１の薄膜電子部品（２、３）が形成され、この主面または他方の面上に外部回路に接続するための外部接続端子が形成された第１のシート基板（１）と、少なくとも一方の主面に第２の薄膜電子部品（６）が形成された第２のシート基板（５）と、第１の薄膜電子部品（２、３）と第２の薄膜電子部品（６）とを対向させて第１のシート基板（１）と第２のシート基板（５）とを接着固定する絶縁性接着樹脂層（９）と、第１の薄膜電子部品（２、３）と第２の薄膜電子部品（６）のあらかじめ設定された電極端子間を電気的に接続する層間接続導体（７）とを備えた構成からなる。

Abstract translation: 公开了一种片状复合电子部件，其包括第一片状基板（1），其中在至少一个主表面上形成有第一薄膜电子部件（2,3），并且在外部连接端子上形成与外部电路连接的外部连接端子 一个主表面或另一个主表面，在至少一个主表面上形成有第二薄膜电子部件（6）的第二片基板（5），用于将第一和第二表面粘合固定的绝缘粘合树脂层（9） 片状基板（1）和第二片状基板（5）以使第一薄膜电子部件（2,3）和第二薄膜电子部件（6）彼此面对的方式一起形成，层间连接导体 7），用于电连接第一薄膜电子部件（2,3）和第二薄膜电子部件（6）的各个预定电极端子。