-
公开(公告)号：KR1019970054572A
公开(公告)日：1997-07-31
申请号：KR1019950052696
申请日：1995-12-20
IPC: H01L31/107
Abstract: 본 발명은 애벌란치 광 다이오드형 장파장 광검출기에 관한 것으로서, 그 특징은 애벌란치 광 다이오드형 장파장 광검출기에 있어서, InP보다 에너지 밴드갭이 크고 InP에 격자정합이 되는 In
0.52 Al
0.48 As에 PN 접합을 형성시켜 항복전압을 크게하고 터널링에 의한 누설전류를 줄인 데에 있으므로, 본 발명은 에너지 밴드갭이 큰 In
0.52 Al
0.48 As에 PN접합을 형성함으로써 높은 항복전압을 갖고 그 결과 낮은 전압에서의 에지 브레이크 다운을 피할 수 있어서 고성능의 APD형 광검출기 제작이 가능해지며, 기존의 통신용 장파장 InP광검출기의 경우에는 InP에 PN 접합을 형성하여 증폭시키고 있는 반면에 새로 고안된 광검출기에서는 밴드갭이 InP보다 큰 In
0.52 Al
0.48 As에 PN 접합을 형성시켜 줌으로써 애벌란치 현상에 의한 항복전압이 InP에 PN접합을 형성한 경우 보 1.2배 정도 증가하여 최대 동작전압이 커지고 이로 인해서 안정되고 고감도의 동작특성을 얻을 수 있다는 데에 그 효과가 있다.-
公开(公告)号：KR102215312B1
公开(公告)日：2021-02-16
申请号：KR1020140006794
申请日：2014-01-20
Applicant: 한국전자통신연구원 , 단국대학교 산학협력단
IPC: H01L27/02 , H01L27/092 , H01L21/8238
Abstract: 본발명은정전기방전보호회로에관한것이다. 본발명의정전기방전보호회로는기판상에형성된 N 베리드영역, N 베리드영역상에형성된딥 N웰, 딥 N웰좌측에형성되는제 1 싱크영역, 딥 N웰내에형성되고, 양의단자에연결된제 1 P+도핑영역과제 1 N+도핑영역을포함하는제1 N웰, 딥 N웰내에형성되고, 외부저항을통해서음의단자에연결된제 2 P+도핑영역, 제 3 P+도핑영역, 및제 4 P+도핑영역과, 음의단자에연결된제 2 N+도핑영역및 제 3 N+도핑영역을포함하는 P웰, 딥 N웰내에형성되고, 양의단자에연결된제 5 P+도핑영역과제4 N+도핑영역을포함하는제 2 N웰, 딥 N웰우측에형성되는제2 싱크영역, 제 1 N+도핑영역과제 1 N웰사이에형성된제 1 N웰저항, P웰과, 제 2 P+도핑영역, 제 3 P+도핑영역, 및제 4 P+도핑영역사이에형성된 P웰저항, 제 4 N+도핑영역과제 2 N웰사이에형성된제 2 N웰저항, 딥 N웰과 N 베리드영역사이에형성되고, N 베리드영역에형성된일측이제 1 N+도핑영역과연결된제 1 딥 N웰저항, 및딥 N웰과 N 베리드영역사이에형성되고, N 베리드영역에형성된일측이제 4 N+도핑영역과연결된제2 딥 N웰저항을포함한다.
-
公开(公告)号：KR102208076B1
公开(公告)日：2021-01-28
申请号：KR1020160016435
申请日：2016-02-12
Applicant: 한국전자통신연구원
IPC: H01L29/778 , H01L29/66 , H01L29/78 , H01L29/45 , H01L29/417
Abstract: 본발명의실시예에따른고전자이동도트랜지스터는서로마주보는제1면과제2 면을포함하고, 상기제1 면과상기제2 면을관통하는비아홀을구비한기판과, 상기기판의제1 면상에제공된활성층과, 상기활성층상에위치하고상기활성층의일부를노출하는게이트리쎄스영역을포함한캡층과, 상기캡층상에위치하며상기캡층및 상기활성층중 어느하나의층에오믹접촉한소스전극과, 상기캡층상에서상기소스전극으로부터이격되며상기캡층에오믹접촉한드레인전극과, 상기소스전극과상기드레인전극상에위치하고상기게이트리쎄스영역에대응되는개구부를구비하여상기게이트리쎄스영역을노출시키는절연층과, 상기절연층상에서상기소스전극과상기드레인전극사이에위치한제1 전계전극과, 상기절연층상에서상기제1 전계전극과전기적으로연결된게이트전극및 상기기판의제2 면상에제공되며상기비아홀을통해상기활성층과접촉되는제2 전계전극을포함한다.
-
-
-
Patent Agency Ranking
-
公开(公告)号：KR101764677B1
公开(公告)日：2017-08-04
申请号：KR1020100128518
申请日：2010-12-15
Applicant: 한국전자통신연구원 , 동국대학교 산학협력단
Abstract: 본발명은욕조형광학치료장치에관한것으로, 상세하게는피부질환치료를위해욕조에부착하여욕조에서목욕하는사람의피부에광을조사할수 있는욕조형광학치료장치에관한것이다. 이를위하여, 본발명에따른욕조형광학치료장치는광을발생시키는광원과, 상기광원에서발생한광을입력받아집광하는광 결합수단과, 상기광 결합수단에서출력된광을면 광형태로균일하게분포시키는광 출력수단을포함하며, 상기광 출력수단은욕조상단에부착되고상기광 출력수단을통해나온광이욕조내부로조사되는것을특징으로한다.
Abstract translation: 本发明涉及一种浴型光学治疗涉及一种设备，特别是连接到桶用于皮肤病浴缸型光学治疗仪，其可以在光照射到在桶入浴者的皮肤上。 为此，桶型光学处理装置根据本发明，如果从光学耦合装置的输出，以及光耦合装置，用于该用于接收从所述光源发出的光均匀地给光形式产生光和冷凝器的光源 而且，光输出机构安装在浴槽的上部，通过光输出机构射出的光照射到浴槽内。
-
公开(公告)号：KR101746499B1
公开(公告)日：2017-06-14
申请号：KR1020100133636
申请日：2010-12-23
Applicant: 한국전자통신연구원
IPC: H04N13/00
CPC classification number: G01S17/89 , G01S7/4813 , G01S7/4816 , G01S7/4863 , G01S7/4868 , G01S7/487 , G01S7/4912 , H04N13/106 , H04N13/211 , H04N13/254 , H04N13/296
Abstract: 본발명에의하면, 광증폭이득을제어할수 있는이득제어터미널을구비한광 검출기, 광검출기의출력을수신하여영상(image)을구성하기위한픽셀신호를검출하기위한픽셀검출모듈, 픽셀검출모듈에서검출한픽셀신호에기초하여픽셀신호의포화정도를나타내는신호를생성하고픽셀신호를결합하여다이내믹레인지영상을얻기위한 HDR(High Dynamic Range) 발생모듈, 및픽셀신호의포화정도를나타내는신호의크기에기초하여광 검출기의이득제어터미널에필요전압을공급하기위한출력신호를발생시키는이득제어신호발생모듈을포함하는다이내믹레인지삼차원영상시스템이제공된다.
Abstract translation: 根据本发明，提供了一种具有能够控制光放大增益的增益控制端子的光检测器，用于通过接收光检测器的输出来检测用于构建图像的像素信号的像素检测模块， HDR（高动态范围）生成模块，用于基于一个像素信号生成指示像素信号的饱和度的信号，并组合像素信号以获得动态范围图像; 以及增益控制信号生成模块，用于生成用于向光电探测器的增益控制端提供所需电压的输出信号。
-
公开(公告)号：KR1020160119330A
公开(公告)日：2016-10-13
申请号：KR1020150047093
申请日：2015-04-02
Applicant: 한국전자통신연구원
IPC: H01L29/778 , H01L29/417
Abstract: 고주파특성에악영향을주는게이트-드레인캐패시턴스의증가를최대한억제하면서항복전압을향상시키고, 소자의고주파특성열화를최소화한반도체소자및 이의제조방법이개시된다. 이를위해, 본발명의실시예에따른반도체소자는기판, 상기기판의상부에형성되는소스전극, 기판의상부에, 소스전극에이격하여형성되는드레인전극, 기판, 소스전극및 드레인전극의상부에, 소스전극및 드레인전극의상부의적어도일부가노출되도록형성되며, 소정부분에있어서제1 지점의수직두께가제2 지점의수직두께와상이하게형성되는유전막, 및일측이기판에접촉하며, 타측이유전막의소정부분의상부로연장되어형성되는게이트전극을포함하는것을특징으로한다.
Abstract translation: 公开了一种半导体器件及其制造方法，其在使对高频特性有不利影响的栅极 - 漏极电容的增加最小化并且使器件的高频特性的劣化最小化的同时提高击穿电压。 根据本发明实施例的半导体器件包括衬底，形成在衬底上的源电极，与源电极间隔开的漏电极，形成在衬底上的源电极， 电介质膜形成为使得源电极和漏电极的上部的至少一部分被暴露，并且其中第一点的垂直厚度不同于预定部分中的第二点的垂直厚度， 并且栅电极形成为延伸到合理膜的预定部分的上部。
-
公开(公告)号：KR1020160047387A
公开(公告)日：2016-05-02
申请号：KR1020150127775
申请日：2015-09-09
Applicant: 한국전자통신연구원
Abstract: 본발명의실시예에따른반도체막의성장방법은제1 반도체막상에개구부들을포함하는제1 마스크패턴을형성하는단계; 상기개구부들을통해노출된상기제1 반도체막의표면으로부터제2 반도체막을성장시켜서, 오목부및 돌출부를포함하는상기제2 반도체막을형성하는단계; 상기돌출부의상면이노출되도록상기오목부내부를제2 마스크막으로채우는단계; 상기제2 마스크막및 상기돌출부의상면을덮는제3 마스크막을형성하는단계; 상기돌출부상면상에제3 마스크패턴이잔류될수 있도록상기제2 마스크막을제거하면서상기제2 마스크막상에중첩된상기제3 마스크막의일부를제거하는단계; 및상기제3 마스크패턴에의해상기돌출부의상면이차단된상태에서, 상기오목부를통해노출된상기제2 반도체막의표면으로부터제3 반도체막을성장시키는단계를포함할수 있다.
Abstract translation: 本发明的一个实施方案提供一种能够减少裂纹和缺陷密度的半导体膜的生长方法。 根据本发明实施例的用于生长半导体膜的方法包括以下步骤：在第一半导体膜上形成具有开口部分的第一掩模图案; 通过从通过所述开口部暴露的所述第一半导体膜的表面生长所述第二半导体膜，形成具有凹部和突出部的第二半导体膜; 在露出突出部的上表面的同时用第二掩模膜填充凹部的内部; 形成覆盖所述第二掩模膜和所述突出部的上表面的第三掩模膜; 除去重叠在第二掩模膜上的第三掩模膜的一部分，同时移除第二掩模膜，以便允许第三掩模图案残留在突出部分的上表面上; 以及在突出部分的上表面被第三掩模图案阻挡的状态下，通过凹部暴露的第二半导体膜的表面生长第三半导体膜。
-
-
-
-
-
-
-
-
-
Search Results
217
records
(took 0.022 seconds)
