-
公开(公告)号：KR100171377B1
公开(公告)日：1999-03-30
申请号：KR1019950052669
申请日：1995-12-20
Applicant: 한국전자통신연구원
IPC: H01L21/20
Abstract: 본 발명은 극 박막소자 제조 방법에 관한 것으로서, 반절연성의 갈륨 비소 화합물 반도체 기판상에 상기 갈륨 비소와 식각 선택비가 큰 알루미늄 비소로 이루어진 희생층, 갈륨 비소 또는 갈륨 비소와 알루미늄 갈륨 비소의 초격자 구조로 이루어진 완충층, 실리콘이 도핑된 갈륨 비소층으로 이루어진 채널층으로 순착적으로 결정 성장하는 공정과, 상기 채널층의 소정부분을 상기 완충층이 노출되도록 제거하여 소자를 분리하는 공정과, 상기 완충층과 채널층의 상부에 감광막을 도포한 후 노광 및 현상하여 상기 완충층을 노출시키는 공정과, 상기 완충층을 상기 희생층이 노출되도록 식각하는 공정과, 상기 감광막의 상부에 여분의 웨이퍼를 부착하고 상기 희생층을 제거하여 소자를 기판으로 부터 분리하는 공정과, 상기 완충층의 노출면에 패키지 할 때 열 방출을 효율적으로 할 수 있는 열방출층을 형성하는 공정과, 상기 열방출층의 표면에 열전도성이 좋은 열전도기판을 부착하고 상기 감광막을 제거하는 공정을 구비한다.
따라서, 본 발명은 동시에 칩을 분리 할 수 있으며, 이렇게 분리된 칩은 두께가 수 마이크로 미터로 줄어들므로 열방출을 효율적으로 할 수 있어 전력소자의 성능을 향상시킬 수 있다.-
公开(公告)号：KR1019990016196A
公开(公告)日：1999-03-05
申请号：KR1019970038667
申请日：1997-08-13
Applicant: 한국전자통신연구원
IPC: H01L21/302
Abstract: 고전압 소자의 발달과 함께 산화막의 측면이 직각보다는 60°이하의 낮은 빗면을 원하는 경우가 있는데, 이러한 산화막 측면의 낮은 각도를 요구하는 식각은 종래의 습식식각이나 건식식각으로 구현할 수 없으나, 본 발명은 이러한 문제점을 극복하기 위하여, 본 발명은 서로 다른 온도에서 성장된 산화막 특성을 이용하여 습식식각(wet etch) 및 건식식각(dry etch)때 식각비를 이용하는 기술로서, 여러 층의 산화막을 형성하여 형성된 각 층마다 산화막 초기 성장온도나 성장후 열처리 온도를 다르게 함으로서 형성된 산화막의 선택 식각비를 다르게 만드는 기술이다.
-
公开(公告)号：KR1019980050946A
公开(公告)日：1998-09-15
申请号：KR1019960069794
申请日：1996-12-21
Applicant: 한국전자통신연구원
IPC: H01J1/30
Abstract: 1. 청구범위에 기재된 발명이 속한 기술분야
반도체 장치 제조방법.
2. 발명이 해결하려고 하는 기술적 과제
발광층의 발광효율을 극대화하고, 전자의 분산을 용이하게함과 동시에 빛의 전면투과율을 향상시킬 수 있는 전계방출 디스플레이용 발광증 및 그 제조방법을 제공하고자 함.
3. 발명의 해결방법의 요지
본 발명은 후막형 발광층을 형성한 다음, 상기 후막형 발광층 상부에 원자층에피텍시 또는 화학 증착법에 의해 표면 전체가 균일한 박막을 형성함으로써, 전자의 분산을 용이하게 함과 동시에 빛의 전면 투과율을 향상시킬 수 있고, 발광효율을 극대화할 수 있는 전계방출 디스플레이용 발광층 제조방법.
4. 발명의 증요한 용도
전계방출 디스플레이용 발광증 및 그 제조 공정에 이용됨.-
公开(公告)号：KR1019980050944A
公开(公告)日：1998-09-15
申请号：KR1019960069792
申请日：1996-12-21
Applicant: 한국전자통신연구원
IPC: H01L27/02
Abstract: 1. 청구범위에 기재된 발명이 속한 기술분야
반도체 소자의 인덕터
2. 발명이 해결하고자하는 기술적 과제
본 발명은 인덕터와 트랜지스터를 별도로 형성하고, 모스트랜지스터의 각 단자에 병렬 혹은 직렬로 인덕터를 자유롭게 구성할 수 있게 함으로써 면적의 증가를 축소함에 있다.
3. 발명의 해결방법의 요지
인덕터가 형성된 구조내에 모스트랜지스터 활성영역의 폭이 W ㎛인 모스트랜지스터 n개 형성하고, 다층 금속 배선 공정을 이용하여 인덕터 배선과 모스트랜지스터의 단자 중 임의의 단자와 연결시킴으로써 인덕터와 모스트랜지스터의 임의의 단자가 직렬로 연결되면서 채널 폭이 W xn ㎛인 모스트랜지스터가 내장된 인덕터 소자를 구현한다.
4. 발명의 중요한 용도
인덕터를 요구하는 반도체 소자-
公开(公告)号：KR1019980044118A
公开(公告)日：1998-09-05
申请号：KR1019960062147
申请日：1996-12-05
Applicant: 한국전자통신연구원
IPC: H01L21/336
Abstract: 1. 청구범위에 기재된 발명이 속한 기술분야
모스트랜지스터.
2. 발명이 해결하고자 하는 기술적 과제
소오스/드레인이 얕은 접합을 가지며 면적이 크게 줄어들고 드레인 전류의 비대칭성을 갖지 않으며, 게이트에 의한 단차 발생이 없는 모스 트랜지스터를 제공하는데 있다.
3. 발명의 해결 방법의 요지
실리콘 기판의 활성영역 상부에 패터닝된 게이트 전극과; 상기 게이트 전극의 양 측벽 부위의 상기 실리콘 기판에 불순물 확산으로 형성된 소오스/드레인 접합; 및 상기 소오스/드레인 표면으로부터 구비된 소자분리막의 상부로 연장되어 형성된 연결선용 폴리실리콘막을 포함하여, 소오스/드레인을 이온주입 및 열처리에 의해 형성하는 것이 아니고, 도핑된 연결선용 폴리실리콘막으로 부터의 확산에 의해 형성한다.
4. 발명의 중요한 용도
모스 트랜지스터를 구비하는 반도체 집적 회로-
Patent Agency Ranking
-
公开(公告)号：KR1019970022406A
公开(公告)日：1997-05-28
申请号：KR1019950034143
申请日：1995-10-05
Applicant: 한국전자통신연구원
Abstract: 본 발명은 대면적 플랫 패널 디스플레이의 제조방법에 관한 것으로, 유리판을 가공하기 전에 가공하고자 하는 면의 두께를 검사하여 두께오차가 적은 유리판으로 분류하는 단계와, 하부 유리판을 고정시키고 스페이스를 균일하게 산포하는 단계와, 그 위에 복수개의 유리판을 적층하는 단계와, 최상부와 최하부에 각각 판간물질을 개재시키면서 보조 유리판을 접착제를 통해 부착하는 단계와, 이 상태에서 그라인딩과 스무싱과 폴리싱작업을 하는 단계와, 부착된 상태를 해체하는 단계와, 측면가공된 두면에 두께가 거의 같은 보조기구를 사용하는 단계와, 유리판의 접합공정전에 보호막을 균일하게 도포하는 단계와, 박막 트랜지스터가 형성된 판과 칼라필터가 형성된 판을 형성하는 단계와, 광학적 기준면을 가지면서 진공 척이 내장된 초정밀 평면도 를 유지하고 열팽창계수가 “0”인 상태의 판위에 정렬하는 단계와, 박막 트랜지스터판과 칼라필터판의 측면 접합전에 보호막을 균일하게 도포하는 단계와, 측면 접합시 지지용 유리판과 칼라필터판 사이에 광경화성 접착제를 형성시키는 단계와, 보호막을 제거하고 액정으로 처리하는 단계를 포함하는 것으로, 고화질의 대면적 플랫 패널 디스플레이의 가공성을 좋게하면서 생산수율의 극대화를 이루고자 한 것이다.
-
公开(公告)号：KR1019960026967A
公开(公告)日：1996-07-22
申请号：KR1019940036339
申请日：1994-12-23
Applicant: 한국전자통신연구원
IPC: H01L29/786
Abstract: 본 발명은 전기적 특성을 향상시킨 새로운 구조의 박막 트랜지스터 및 이를 구현하기 위한 제조 방법에 관한 것으로서, 결정 실리콘(20)과 다결정 실리콘 저마늄(21)은 화학기상증착법을 이용하여 비정실 실리콘 박막(201), 비정실 실리콘 저마늄 박막(211), 비정실 실리콘 박막(202)을 순차적으로 증착한 후 600℃ 이하의 온도에서 전기로 열처리에 의한 고상결정화나, 600℃ 이상의 온도에서 급속 열처리로 결정핵을 생성한 후 600℃ 이하의 전기로에서 결정립을 성장시키는 공정에 의해 제조된다.
-
公开(公告)号：KR1019960008903B1
公开(公告)日：1996-07-05
申请号：KR1019920025009
申请日：1992-12-22
IPC: H01L21/314
Abstract: The method for forming dielectric film comprises; (a) forming dielectric film(2) of 10mm thickness on silicon substrate(1) at 900 deg.C by introducing O2 or O3 gas; (b) introducing gas containing fluorine for last 3-5min. during the growing process for oxide film : (c) thermal annealing it at 900 deg.C for 10 min in order to accumulate fluorine atoms between dielectric film(2) and silicon substrate(1).
Abstract translation: 形成电介质膜的方法包括： （a）通过引入O 2或O 3气体在900℃下在硅衬底（1）上形成10mm厚的电介质膜（2） （b）最后3-5分钟引入含氟气体。 在氧化膜的生长过程中：（c）在900℃热退火10分钟，以便在电介质膜（2）和硅衬底（1）之间积聚氟原子。
-
-
-
-
-
-
-
-
-
Search Results
202
records
(took 0.02 seconds)
