-
公开(公告)号：KR101846388B1
公开(公告)日：2018-04-09
申请号：KR1020110125763
申请日：2011-11-29
Applicant: 한국전자통신연구원
IPC: H01L27/02 , H01L27/108 , H01L21/8242
CPC classification number: H01L28/91 , H01L23/481 , H01L28/92 , H01L2924/0002 , H01L2924/00
Abstract: 본발명은수직구조캐패시터및 수직구조캐패시터의형성방법에관한것이다. 수직구조캐패시터는반도체기판의상부면에입력전극과출력전극을형성하고반도체기판의하부면을식각하여비아전극들을형성한후 상기비아전극들사이에유전체막을형성하여수직구조캐패시터가기판내에형성된다. 본발명에의하면수직구조캐패시터는적은면적에큰 용량의캐패시턴스를갖는캐패시터를제작할수 있다.
-
公开(公告)号：KR1020170059520A
公开(公告)日：2017-05-31
申请号：KR1020150163258
申请日：2015-11-20
Applicant: 한국전자통신연구원
IPC: H01L29/43 , H01L29/778 , H01L29/45 , H01L29/772 , H01L21/02
Abstract: 본발명의실시예에따른전계효과트랜지스터는서로마주하는제1 면및 제2 면을포함하는활성층; 상기활성층의상기제1 면상에형성되고, 상기활성층의상기제1 면을노출하는제1 개구영역을포함하는캡핑층; 상기캡핑층상에형성된소스오믹전극및 드레인오믹전극; 상기활성층의상기제1 면상부에배치되고, 상기제1 개구영역내부에배치된일부를포함하는전면게이트; 상기활성층의상기제2 면상부에배치되고, 상기소스오믹전극및 상기드레인오믹전극사이의상기활성층의상기제2 면을노출하는제2 개구영역을포함하는반도체기판; 및상기활성층의상기제2 면상부에배치되고, 상기제2 개구영역내부에배치되어상기전면게이트에중첩된후면게이트를포함할수 있다.
Abstract translation: 根据本发明实施例的场效应晶体管包括：有源层，包括彼此面对的第一表面和第二表面; 覆盖层，形成在有源层的第一表面上并且包括暴露有源层的第一表面的第一开口区域; 形成在覆盖层上的源欧姆电极和漏欧姆电极; 布置在有源层的第一侧上并且包括设置在第一开口区内的部分的前栅极; 半导体衬底，所述半导体衬底设置在所述有源层的所述第二表面上并且包括暴露所述源极欧姆电极和所述漏极欧姆电极之间的所述有源层的所述第二表面的第二开口区域; 以及布置在有源层的第二侧之上并设置在第二开口区域内以与前栅极重叠的后栅极。
-
公开(公告)号：KR1020170033219A
公开(公告)日：2017-03-24
申请号：KR1020160008222
申请日：2016-01-22
Applicant: 한국전자통신연구원
IPC: H01L29/778 , H01L29/417 , H01L29/423 , H01L29/66
Abstract: 전자소자를제공한다. 전자소자는, 기판상에순차적으로적층된제1 반도체층및 제2 반도체층과, 제2 반도체층상에배치된소스전극, 게이트전극및 드레인전극을포함한다. 전자소자는소스전극과전기적으로연결되며드레인전극방향으로연장하며드레인전극으로갈수록기판으로부터멀어지는필드플레이트를더 포함한다.
Abstract translation: 由此提供电子设备。 该电子器件包括顺序地堆叠在衬底上的第一半导体层和第二半导体层以及布置在第二半导体层上的源电极，栅电极和漏电极。 所述电子器件还包括场板，所述场板与所述源电极电连接并且在所述漏电极的方向上并且远离所述衬底朝向所述漏电极延伸。
-
公开(公告)号：KR101705726B1
公开(公告)日：2017-02-13
申请号：KR1020120152409
申请日：2012-12-24
Applicant: 한국전자통신연구원
CPC classification number: H01L21/0254 , H01L21/02458 , H01L21/02496 , H01L21/0262 , H01L21/02664 , H01L21/32
Abstract: 본발명은반도체기판의제조방법을개시한다. 그의방법은, 기판의가장자리를둘러싸는차단패턴을형성하는단계와, 상기차단패턴을제외한상기기판의전면에이완층을형성하는단계와, 상기이완층 및상기차단패턴상에에피반도체층을형성하는단계를포함한다. 여기서, 상기에피반도체층은상기차단패턴상에서부터성장되지않고, 상기이완층의측벽및 상부에등방적으로성장되는선택적등방성성장방법에의해상기차단패턴을점진적으로덮을수 있다.
Abstract translation: 本发明构思提供了制造半导体衬底的方法。 该方法可以包括形成围绕衬底的边缘的停止图案，在除了停止图案之外的基板的整个顶表面上形成过渡层，以及在过渡层和停止图案上形成外延半导体层。 外延半导体层可能不会从停止图案生长。 也就是说，外延半导体层可以通过选择性各向同性生长方法从过渡层的顶表面和侧壁各向同性地生长，使得外延半导体层可以逐渐覆盖停止图案。
-
公开(公告)号：KR101695708B1
公开(公告)日：2017-01-13
申请号：KR1020140002913
申请日：2014-01-09
Applicant: 한국전자통신연구원
IPC: H01L23/473 , H01L21/3205
CPC classification number: H01L21/3065 , H01L21/3081 , H01L21/32051 , H01L23/367 , H01L23/467 , H01L23/473 , H01L2924/0002 , H01L2924/00
Abstract: 본발명은반도체소자및 그제조방법을제공한다. 이반도체소자는기판상에제공된활성영역, 상기기판의일측에매립된단일공동으로구성된유입채널, 상기기판의타측에매립된단일공동으로구성된유출채널, 상기기판에매립된다수의공동들로구성되며일단은상기유입채널의측면에연결되고타단은상기유출채널의측면에연결되는복수개의마이크로채널들을포함하는마이크로채널어레이, 및상기마이크로채널들을이격시켜구분하는마이크로히트싱크어레이를포함할수 있다.
Abstract translation: 提供半导体器件及其制造方法。 半导体器件包括：设置在衬底上的有源区; 入口通道形成为隐藏在所述基板的一侧中的单个空腔; 出口通道形成为埋在基板的另一侧中的单个腔; 微通道阵列，其包括多个微通道，其中所述多个微通道形成为埋在所述衬底中的多个空腔，并且所述微通道阵列的一端连接到所述入口通道的一侧，而另一端 的微通道阵列连接到出口通道的一侧; 以及将微通道彼此分离的微型散热器阵列。
-
Patent Agency Ranking
公开(公告)号：KR101616157B1
公开(公告)日：2016-04-27
申请号：KR1020120077726
申请日：2012-07-17
Applicant: 한국전자통신연구원
IPC: H01L29/78 , H01L21/336
Abstract: 게이트전극과드레인전극사이에형성되는필드플레이트를통해소자의항복전압을높이는동시에제조공정을더욱용이하게할 수있는전력반도체소자및 그제조방법을제공한다. 본발명의일 실시예에의한전력반도체소자는, 기판상에형성되는소스전극과드레인전극, 상기소스전극과상기드레인전극사이에상기두 전극보다낮은높이로형성되며, 상기기판이노출되는식각부를포함하는유전층, 상기식각부상에형성되는게이트전극, 상기게이트전극과상기드레인전극사이의유전층상에형성되는필드플레이트및 상기필드플레이트와상기소스전극을연결하는메탈을포함한다.
-
公开(公告)号：KR101596079B1
公开(公告)日：2016-02-22
申请号：KR1020120062664
申请日：2012-06-12
Applicant: 한국전자통신연구원
IPC: H01L21/336 , H01L29/78
Abstract: 별도의리소그라피공정과그에따른추가적인공정단계없이전계전극을형성함으로써제조비용을낮추고소자의안정성및 생산성을향상시킬수 있는전계효과트랜지스터및 그제조방법을제공한다. 본발명의일 실시예에의한전계효과트랜지스터의제조방법은, 기판상에활성층, 캡층, 오믹금속층및 절연막을순차적으로형성하는단계; 상기절연막상에다층의감광막을형성하는단계; 상기다층의감광막을패터닝하여게이트전극을위한제 1 개구부및 전계전극을위한제 2 개구부를포함하는감광막패턴을형성하는단계; 상기감광막패턴을식각마스크로이용하여상기절연막을식각하되, 상기제 1 개구부를통해상기캡층이노출되도록상기제 1 개구부내의절연막을더욱깊게식각하는단계; 상기제 1 개구부를통해절연막이식각되어노출된캡층을식각하여게이트리쎄스영역을형성하는단계; 및상기게이트리쎄스영역과, 상기식각된절연막상에금속을증착하여게이트-전계전극층을형성하는단계를포함한다.
-
公开(公告)号：KR1020160001744A
公开(公告)日：2016-01-07
申请号：KR1020140078693
申请日：2014-06-26
Applicant: 한국전자통신연구원
IPC: H01L29/778 , H01L21/336
CPC classification number: H01L21/28264 , H01L29/2003 , H01L29/407 , H01L29/42316 , H01L29/4236 , H01L29/452 , H01L29/51 , H01L29/513 , H01L29/517 , H01L29/518 , H01L29/66462 , H01L29/7786
Abstract: 본발명의일 실시예에따른반도체소자는, 기판, 상기기판위에형성되는활성층, 상기활성층위에형성되며제1 개구부를갖는보호층, 상기보호층위에형성되는소스전극, 구동게이트전극및 드레인전극및 상기제1 개구부위에형성되는제1 추가게이트전극을포함하며, 상기소스전극, 상기드레인전극및 상기구동게이트전극에각각인가되는전압으로인해상기활성층, 상기보호층및 상기구동게이트전극에전기장이인가되며, 상기제1 추가게이트전극은상기활성층, 상기보호층및 상기구동게이트전극중 적어도일부에인가되는전기장의크기를감쇄시킨다.
Abstract translation: 根据本发明的一个实施例的半导体器件包括：衬底; 形成在所述基板上的有源层; 形成在有源层上并具有第一开口单元的保护层; 源电极，驱动栅电极和形成在保护层上的漏电极; 以及形成在所述第一开口单元上的第一附加栅电极。 通过分别施加到源电极，漏电极和驱动栅电极的电压，向有源层，保护层和驱动栅电极施加电场。 第一附加栅电极衰减施加到有源层，保护层和驱动栅电极的至少一部分的电场的尺寸。
-
公开(公告)号：KR1020150097323A
公开(公告)日：2015-08-26
申请号：KR1020140018701
申请日：2014-02-18
Applicant: 한국전자통신연구원
IPC: H04L27/26
CPC classification number: H04L27/2659 , H04L27/266
Abstract: OFDM 시스템에서 CFO 측정 방법 및 장치가 개시되어 있다. OFDM 시스템에서 CFO를 추정하는 방법은 입력된 훈련 심볼을 기반으로 제1 거친 추정치, 제2 거친 추정치 및 미세 추정치를 산출하는 단계, 미세 추정치를 기반으로 제1 거친 추정치의 정수 부분 및 제2 거친 추정치의 정수 부분을 산출하는 단계, 제1 거친 추정치의 정수 부분 및 제2 거친 추정치의 정수 부분을 기반으로 추정 범위가 확장된 정수 부분의 CFO 추정치를 산출하는 단계와 추정 범위가 확장된 정수 부분의 CFO 추정치와 미세 추정치를 더하여 정규화된 최종 CFO 추정치를 산출하는 단계를 포함할 수 있되, 입력된 훈련 심볼은 단일 주파수(single frequency)를 가질 수 있다.
Abstract translation: 公开了一种用于测量OFDM系统中的载波频率偏移（CFO）的方法和装置。 用于测量OFDM系统中的CFO的方法可以包括以下步骤：基于输入的训练符号输出第一粗略估计，第二粗略估计和精细估计; 基于所述精细估计来输出所述第一和第二粗略估计的整数部分; 基于第一和第二粗略估计的整数部分，以扩大的估计范围输出整数部分的CFO估计; 并输出通过将扩展的估计范围和精细估计相加的CFO估计来归一化的最终CFO估计，其中输入的训练符号可以具有单个频率。
-
公开(公告)号：KR1020150081639A
公开(公告)日：2015-07-15
申请号：KR1020140001323
申请日：2014-01-06
Applicant: 한국전자통신연구원 , 울산대학교 산학협력단
Abstract: 본발명은플렉서블전자소자의제조방법을제공한다. 이플렉서블전자소자의제조방법은제 1 기판을제공하는단계, 제 1 기판상에그루브패턴을가진포토레지스트패턴을증착하는단계, 상기포토레지스트패턴상에전극을증착하는단계, 상기전극상에제 2 기판을제공하는단계, 및상기전극을상기포토레지스트패턴에서분리시키는단계를포함할수 있다.
Abstract translation: 本发明提供一种制造柔性电子元件的方法。 制造柔性电子元件的方法包括提供第一基板的步骤; 在第一基板上沉积具有凹槽图案的光致抗蚀剂图案的步骤; 在所述光致抗蚀剂图案上沉积电极的步骤; 在所述电极上设置第二基板的步骤; 以及将电极与光致抗蚀剂图案分离的步骤。 因此，根据本发明，该方法能够制造可以调节电极皱纹的尺寸，位置和形状的柔性电子元件。
-
-
-
-
-
-
-
-
-
Search Results
217
records
(took 0.027 seconds)
