-
公开(公告)号：KR101564710B1
公开(公告)日：2015-11-02
申请号：KR1020140063619
申请日：2014-05-27
Applicant: (재)한국나노기술원
IPC: A61N5/06 , A61B5/0478 , C12M1/42
Abstract: 본발명은발광소자가집적된탐침의제조방법에있어서, 기판을준비하는제1단계와, 상기기판상의일부영역에발광소자형성을위한정렬키를형성하고, 제1전극층을형성하는제2단계와, 상기정렬키를기준으로하여발광파장이다른복수개의발광소자를상기기판상에형성하는제3단계와, 상기기판상에형성되며, 상기발광소자와전기적으로연결된금속배선전극을형성하는제4단계와, 상기발광소자와, 상기기판상의전 영역및 상기금속배선전극을감싸도록절연막을형성하는제5단계와, 상기기판에탐침형성을위한패턴을형성하는제6단계와, 상기기판의두께를낮추기위해폴리싱또는에칭하는제7단계와, 상기기판상에서탐침모양의패턴을분리하는제8단계를포함하여이루어진것을특징으로하는파장제어가가능한탐침의제조방법및 이에의해제조된탐침을기술적요지로한다. 이에의해, 단일의탐침(기판) 상에발광파장이다른복수개의발광소자를형성함으로써, 한개의탐침으로다양한파장영역대의발광이가능하도록하여, 선택적으로신경의활성과억제의제어가가능하여의학적효용성이매우높으며, 제품의단가를낮추고, 공정의간단화로제품수율을향상시키는이점이있다.
Abstract translation: 本发明涉及一种用于制造与发光二极管集成的探针的方法，更具体地，涉及一种用于制造能够控制波长的探针的方法以及由此制造的探针，其包括：制备基底的第一步骤 ; 形成用于在所述基板的一些区域上形成发光二极管的对准键以形成第一电极层的第二步骤; 基于对准键在基板上形成具有不同发射波长的多个发光二极管的第三步骤; 在与所述发光二极管电连接的基板上形成金属配线电极的第四工序; 形成绝缘膜以覆盖发光二极管，基板上的整个区域和金属互连电极的第五步骤; 在衬底上形成图案以形成探针的第六步骤; 抛光或蚀刻基板以减小基板的厚度的第七步骤; 以及从基板分离探针形图案的第八步骤。 因此，在单个探针（基板）上形成具有不同发射波长的多个发光二极管，以允许单个探针发射各种波长带的光并选择性地控制神经的激活或抑制，从而提供非常高的临床效用，减少 单位产品成本，并简化了提高产量的过程。
-
公开(公告)号：KR1020150079272A
公开(公告)日：2015-07-08
申请号：KR1020130169387
申请日：2013-12-31
Applicant: (재)한국나노기술원
IPC: H01L21/20
CPC classification number: H01L21/76224 , H01L21/308 , H01L21/76801
Abstract: 본발명은반도체소자에관한것으로서,기판상에화합물반도체층이형성되는반도체소자의제조방법에있어서, 상기반도체소자에트렌치구조를형성하기위해패터닝된마스크를준비하는제1단계와, 상기화합물반도체층을상기패터닝된마스크를이용하여기판/화합물반도체층의계면까지에칭하여상기기판의표면이노출되도록하는제2단계와, 상기노출된기판을기판영역에서측면식각을이용하여상기기판/화합물반도체층의계면에서일정깊이로식각된 "凸" 형상의트렌치구조를형성하는제3단계를포함하여이루어지는것을특징으로하는트렌치구조를가진반도체소자의제조방법및 그에의한반도체소자를기술적요지로한다. 이에의해기판에트렌치구조를형성하여기판/화합물반도체층의계면에서일정깊이까지기판영역이제거된트렌치구조에의해기생경로를분리시킴으로반도체소자의항복전압을개선하는이점이있다.
Abstract translation: 本发明涉及一种半导体器件。 在其中在基板上形成化合物半导体层的半导体器件的制造方法中，技术要点是半导体器件和半导体器件的制造方法。 半导体器件的制造方法包括：制备图案化掩模以在半导体器件上形成沟槽结构的第一步骤; 通过蚀刻化合物半导体层直到基板/化合物半导体层的界面通过使用图案化掩模形成来暴露基板的表面的第二步骤; 以及第三步骤，通过在暴露的基板的基板区域中使用侧蚀刻和半导体器件，形成在基板/化合物半导体层的界面上以恒定深度蚀刻的沟槽结构。 可以通过在衬底上形成沟槽结构并通过沟槽结构分离寄生通路来改善半导体器件的击穿电压，其中去除衬底区域直到在衬底/化合物半导体层的界面处达到恒定的深度。
-
13.发明授权글라스 기반 프로브 카드용 스페이스 트랜스포머의 제조방법 및 이에 의해 제조된 글라스 기반 프로브 카드용 스페이스 트랜스포머 有权因此，用于玻璃基座探针卡的空间变压器和玻璃基座探针卡的空间变压器的制造方法
公开(公告)号：KR101441632B1
公开(公告)日：2014-09-23
申请号：KR1020120156763
申请日：2012-12-28
Applicant: (재)한국나노기술원
Abstract: 본 발명은 프로브 카드용 스페이스 트랜스포머에 관한 것으로서, 프로브 카드용 스페이스 트랜스포머의 제조방법에 있어서, 글라스 기판을 준비하는 제1단계와, 상기 글라스 기판 상에 비아홀 형성을 위한 마스크 패턴층을 형성하는 제2단계와, 상기 글라스 기판에 상기 마스크 패턴층의 설정패턴에 따라 비아홀을 형성하는 제3단계와, 상기 비아홀에 도전재를 채우는 제4단계와, 상기 비아홀과 전기적으로 연결되며, 상기 글라스 기판 표면에 금속배선전극을 형성하는 제5단계 및 상기 글라스 기판 상에 금속배선전극 간 절연을 위한 절연막을 형성하는 제6단계포함하며, 상기 제1단계에서 제6단계를 반복하여 형성되는 제1층의 글라스 기판 스페이스 트랜스포머를 적층하여 형성되는 것을 특징으로 하는 글라스 기반 프로브 카드용 스페이스 트랜스포머의 제조방법 및 이에 의해 제조된 글라스 기반 프로브 카드용 스페이스 트랜스포머에 관한 것이다. 이에 의해 본 발명은, 기존의 다층세라믹 동시소결 방법을 사용하지 않기 때문에 수축 및 팽창으로 인한 스페이스 트랜스포머의 변형이 발생하지 않아 수율을 향상시킴으로써 생산성을 향상 시키고 제조비용이 절감시키는 이점이 있다.
-
14.发明公开글라스 기반 프로브 카드용 스페이스 트랜스포머의 제조방법 및 이에 의해 제조된 글라스 기반 프로브 카드용 스페이스 트랜스포머 有权用于玻璃基础探针卡的空间变压器的制造方法和玻璃基探针卡的空间变换器
公开(公告)号：KR1020140086375A
公开(公告)日：2014-07-08
申请号：KR1020120156763
申请日：2012-12-28
Applicant: (재)한국나노기술원
Abstract: The present invention relates to space transformer for a probe card. A method of manufacturing the space transformer for a probe card comprises the following steps. In a first step, a glass substrate is prepared. In a second step, a mask pattern layer for forming a via-hole is formed on the glass substrate. In a third step, the via-hole is formed on the glass substrate according to a set pattern of the mask pattern layer. In a fourth step, the via-hole is filled with a conductive material. In a fifth step, a metal interconnection electrode, which is electrically connected with the via-hole, is formed on the glass substrate. And, an insulation film for insulating the metal interconnection electrodes from one another is formed on the glass substrate in a sixth step. By the method of manufacturing the space transformer for a glass-based probe card according to the present invention, single layer glass substrate space transformers, which are formed by repeating the first through sixth steps, are stacked to form the space transformer for a glass-based probe card. According to the present invention, a conventional multilayer ceramic simultaneous sintering process is not adopted, and deformation of the space transformer due to contractions and expansions is thus prevented. Furthermore, a manufacturing yield and productivity are improved and a manufacturing cost is reduced.
Abstract translation: 本发明涉及探针卡的空间变压器。 一种制造用于探针卡的空间变压器的方法包括以下步骤。 在第一步骤中，制备玻璃基板。 在第二步骤中，在玻璃基板上形成用于形成通孔的掩模图案层。 在第三步骤中，根据掩模图案层的设定图案在玻璃基板上形成通孔。 在第四步骤中，通孔填充有导电材料。 在第五步骤中，在玻璃基板上形成与通孔电连接的金属互连电极。 并且，在第六步骤中，在玻璃基板上形成用于使金属互连电极彼此绝缘的绝缘膜。 通过制造根据本发明的玻璃基探针卡的空间变压器的方法，通过重复第一至第六步骤形成的单层玻璃基板空间变压器被堆叠，以形成用于玻璃基探针卡的空间变压器， 基于探针卡。 根据本发明，不采用常规的多层陶瓷同时烧结工艺，因此防止了由于收缩和膨胀引起的空间变压器的变形。 此外，提高了制造成品率和生产率，降低了制造成本。
-
公开(公告)号：KR1020130080492A
公开(公告)日：2013-07-15
申请号：KR1020120001307
申请日：2012-01-05
Applicant: (재)한국나노기술원
IPC: H01L21/683 , H01L21/687
Abstract: PURPOSE: A wafer clamp with a cooling device is provided to easily cool the wafer clamp heated in a wafer etching process by supplying coolants to a coolant tube through a coolant supplying device. CONSTITUTION: A top wafer clamp (110) corresponds to a bottom wafer clamp (120). A top insertion groove (111) and a bottom insertion groove (121) are formed along the frames of the top wafer clamp and the lower wafer clamp. A coolant tube (200) is inserted through the top insertion groove and the bottom insertion groove. A combination member (131) combines the top wafer clamp with the bottom wafer clamp. The combination member is combined with a combination hole (130).
Abstract translation: 目的：提供具有冷却装置的晶片夹具，以通过冷却剂供应装置向冷却剂管提供冷却剂来容易地冷却在晶片蚀刻工艺中加热的晶片夹具。 构成：顶部晶片夹（110）对应于底部晶片夹（120）。 沿顶部晶片夹具和下部晶片夹具的框架形成顶部插入槽（111）和底部插入槽（121）。 冷却剂管（200）穿过顶部插入槽和底部插入槽插入。 组合构件（131）将顶部晶片夹具与底部晶片夹具组合。 组合构件与组合孔（130）组合。
-
Patent Agency Ranking16.发明公开진공증착에 의한 나노구조체 패턴 형성방법, 이를 이용한 센서 소자의 제조방법 및 이에 의해 제조된 센서 소자 有权通过真空沉积形成纳米结构图案的方法，使用该方法制造传感器元件的方法以及由此制造的传感器元件
公开(公告)号：KR1020180012385A
公开(公告)日：2018-02-06
申请号：KR1020160095038
申请日：2016-07-26
Applicant: (재)한국나노기술원
IPC: C23C14/04 , C23C14/54 , C23C14/06 , C23C14/58 , H01L21/033 , H01L29/78 , G01N27/414
CPC classification number: C23C14/042 , C23C14/06 , C23C14/54 , C23C14/542 , C23C14/58 , G01N27/4141 , H01L21/0337 , H01L29/0665 , H01L29/78
Abstract: 본발명은진공증착공정을이용하여나노구조체패턴을형성하기위한것으로서, 기재상부의일부영역을노출시키는마스크패턴층을형성하는제1단계와, 상기기재의노출된영역및 상기마스크패턴층상부에나노구조체의성장을위해필요한나노구조체의최소임계반지름을만족하는진공증착조건을설정하는제2단계와, 진공증착공정에의해상기기재의노출된영역및 상기마스크패턴층상부에나노구조체를성장시키는제3단계및 상기마스크패턴층을제거하여, 상기기재의노출된영역에나노구조체를형성하여상기기재상부에나노구조체패턴을형성하는제4단계를포함하여이루어지는것을특징으로하는진공증착에의한나노구조체패턴형성방법, 이를이용한센서소자의제조방법및 이에의해제조된센서소자를기술적요지로한다. 이에의해본 발명은나노구조체의성장을위해필요한나노구조체의최소임계반지름을만족하는진공증착조건을설정하여진공증착공정을이용하여기재상부에나노구조체패턴을형성함으로써, 공정이간단하면서균일한나노구조체분포를가지는나노구조체패턴의형성이용이하며, 열처리공정이필요하지않아고온에취약한고분자기판과같은유연기판상에서의나노구조체패턴을형성할수 있고, 나노구조체의형태및 두께변형등을최소화함으로써고품질의소자를제공할수 있는이점이있다.
Abstract translation: 用于形成使用真空沉积工艺形成纳米结构图案的本发明中，形成掩模图案层的第一步骤，以暴露一部分衬底上，在曝光区域和掩模图案层，基体材料的上部 设定真空沉积条件满足用于纳米结构的生长所需要的纳米结构的最小临界半径，使得由真空沉积工艺以在暴露的区域和掩模图案层生长纳米结构，所述基体材料的上部的第二步骤 第三步和通过利用真空蒸镀法去除掩模图案层，纳米包括在所述基板的暴露区域上形成纳米结构的第四步骤，以形成于基板顶部上的纳米结构图案 结构图案形成方法，使用其的传感器元件制造方法以及通过该方法制造的传感器元件。 因此，通过处理完毕发明通过设置真空沉积条件满足对使用真空沉积过程中银纳米结构的生长所需要的纳米结构的最小临界半径，以形成在基板上，一个和该过程的纳米结构图案是简单的，均匀的纳米结构 可以形成在易受高温影响的柔性衬底（例如聚合物衬底）上的纳米结构图案，并且可以最小化纳米结构的形状和厚度变形， 等等。
-
公开(公告)号：KR101758306B1
公开(公告)日：2017-07-17
申请号：KR1020150055383
申请日：2015-04-20
Applicant: (재)한국나노기술원
Abstract: 본발명은제1TCR 성질을갖고저항값을측정하는하나이상의제1볼로미터; 및상기제1볼로미터와상이한제TCR 성질을갖고저항값을측정하는하나이상의제2볼로미터를포함하는것을특징으로하는볼로미터어레이시스템을제공한다. 본발명에의하면, 볼로밑터가측정한현재온도의오차를줄일수 있다.
-
18.发明公开
公开(公告)号：KR1020160024062A
公开(公告)日：2016-03-04
申请号：KR1020140109707
申请日：2014-08-22
Applicant: (재)한국나노기술원
Abstract: 본발명은마이크로유체채널에관한것으로서, 마이크로유체채널의제조방법에있어서, 기판상에패터닝에의한채널부와밸브부를형성하는제1단계와, 상기기판전면에산화막층을형성하여상기채널부는실링시키고, 상기밸브부는오픈시켜상기채널부내부는친수성영역이확보되도록하는제2단계와, 상기기판전면을표면처리하여상기밸브부내부는소수성영역이확보되도록하는제3단계와, 상기기판전면에폴리머코팅하여상기밸브부를실링하고상기채널부및 밸브부를본딩하는제4단계와, 상기기판에마이크로유체채널분리를위한패턴을형성하는제5단계와, 상기기판상에서마이크로유체채널을분리하는제6단계를포함하여이루어진것을특징으로하는친수성및 소수성영역이선택적으로구현된마이크로유체채널의제조방법및 이에의해제조된마이크로유체채널을그 기슬적요지로한다. 이에의해선택적으로표면화학적성질(surface chemistry)을용이하게변경할수 있어, 복잡한공정설계가필요없어제 비용의절감및 수율을상승시키고, 친수성및 소수성영역에대한재현성이우수하여고집적도의정밀한유체의흐름을제어할수 있어신뢰성있는마이크로유체채널을제공할수 있는이점이있다.
Abstract translation: 微流体通道及其制造方法技术领域本发明涉及微流体通道及其制造方法。 更具体地，本发明涉及一种具有选择性形成的亲水和疏水区域的微流体通道的制造方法，其包括：通过图案化在基底上形成通道和阀的第一步骤; 在衬底的整个表面上形成氧化膜层并在打开阀门的同时密封通道以将通道内的亲水区域固定的第二步骤; 表面处理基板的整个表面以将阀内的疏水区域固定的第三步骤; 在基板的整个表面上涂覆聚合物的第四步骤，密封阀并粘合通道和阀; 形成用于分离衬底上的微流体通道的图案的第五步骤; 以及分离基板上的微流体通道的第六步骤和通过该方法制造的微流体通道。 根据本发明，有利地，该方法易于选择性地改变表面化学，因此不需要设计复杂的工艺来降低成分成本并提高产量，由于亲水和疏水区域的高再现性而控制流体的高集成精确流动，并且 从而提供可靠的微流体通道。
-
公开(公告)号：KR1020150077843A
公开(公告)日：2015-07-08
申请号：KR1020130166728
申请日：2013-12-30
Applicant: (재)한국나노기술원
IPC: H01L23/48 , H01L21/3205
CPC classification number: H01L21/76898 , H01L21/308 , H01L21/4867 , H01L21/76877
Abstract: 본발명은비아홀 콘택형성을위한비아홀 제조방법및 이에의해제조된비아홀이형성된반도체소자에관한것으로서, 특히반도체소자의비아홀 제조방법에있어서, 기판을준비하는제1단계와, 상기기판의상면및 하면각각에비아홀 형성을위한패턴을형성하는제2단계와, 상기기판의상측과하측에서식각공정을수행하여, 상기패턴에대응되는기판의상면과하면이관통하는비아홀을형성하는제3단계와, 상기비아홀에전도성페이스트를충진하여비아홀 콘택을형성하는제4단계를포함하여이루어진것을특징으로하는비아홀 콘택형성을위한비아홀 제조방법및 이에의한비아홀이형성된반도체소자를기술적요지로한다. 이에의해비아홀에전도성페이스트를충진하는방법으로비아홀 콘택을형성함으로써, 전도성페이스트와기판사이의우수한접착력을얻을수 있어, 비아홀에서발생하는노이즈를줄여전기적접속및 반도체소자의테스트시오류를최소화하는비아홀의신뢰성을향상시키는이점이있다.
Abstract translation: 本发明涉及一种用于制造用于形成通孔接触的通孔的方法和由其制造的具有通孔的半导体器件。 特别是在制造半导体装置的通孔的方法中，本发明公开了一种用于形成通孔接触的通孔的制造方法和由此制造的具有通孔的半导体装置。 该方法包括：制备衬底的第一步骤; 在基板的上表面和下表面上分别形成用于形成通孔的图案的第二步骤; 在基板的上侧和下侧进行蚀刻处理以形成穿过与图案对应的基板的上表面和下表面的通孔的第三步骤; 以及通过用导电浆填充通孔来形成通孔接触的第四步骤。 因此，本发明可以通过用导电膏填充通孔的方法形成通孔接触来获得导电糊和基片之间的极好的粘合性，并且通过减少产生的噪声来最小化测试电连接和半导体器件的误差 在通孔中，从而提高通孔的可靠性。
-
公开(公告)号：KR1020150074321A
公开(公告)日：2015-07-02
申请号：KR1020130161950
申请日：2013-12-24
Applicant: (재)한국나노기술원
CPC classification number: H01L21/268
Abstract: 본발명에따르면, 기판상에반도체층을형성하는반도체층형성단계; 레이저리프트오프공정을통해제1유연필름으로상기반도체층을전사하는제1전사단계; 및상기제1유연필름으로부터상기반도체층을제2유연필름으로전사하는제2전사단계;를포함하는것을특징으로하는레이저리프트오프공정과이중전사를이용한반도체소자의제조방법을제공한다. 상기구성에의한본 발명은, 반도체층을성장시킬때 드러났던표면이외부에노출되도록반도체층을분리할수 있는효과가있다.
Abstract translation: 本发明提供一种使用激光剥离工艺和双重转移制造半导体元件的方法，包括：在衬底上形成半导体层的步骤; 通过激光剥离工艺将半导体层转移到第一柔性膜的第一转移步骤; 以及将半导体层从第一柔性膜转移到第二柔性膜的第二转移步骤。 根据该结构，本发明可以使半导体层分离，使得在暴露于外部的半导体层生长时具有已经看到的表面。
-
-
-
-
-
-
-
-
-
Search Results
30
records
(took 0.024 seconds)
