Abstract:
PURPOSE: A thin film transistor, a method for manufacturing the same and an organic light emitting display device including the same are provided to overcome an arc problem by crystallizing an amorphous silicon layer to a polycrystalline silicon layer. CONSTITUTION: A substrate includes a pixel part and a wiring part. A gate electrode(120) is located in the pixel part of the substrate. A gate wiring(125) is located in the wiring part. The gate insulation layer is located over the entire substrate. A semiconductor layer(140) is located on a gate electrode. A source/drain electrode is electrically connected to the semiconductor layer. A metal wiring is located on the gate wiring.
Abstract:
PURPOSE: A thin film transistor, a manufacturing method thereof, and an organic electroluminescent display device are provided to improve yield by preventing arc in a multi crystal silicon layer. CONSTITUTION: A thin film transistor includes a substrate(100), a buffer layer(110), a semiconductor layer(120), and a gate insulation layer(130), a gate electrode(140), an interlayer insulation layer(150), and a source/drain electrode(160d,160s). The buffer layer is positioned on the substrate. The semiconductor layer is positioned on the buffer layer. The gate insulation layer is positioned on the semiconductor layer. The gate electrode is arranged on the gate insulation layer. A source/drain electrode is electrically connected to the semiconductor layer through the same metal layer as the gate electrode.
Abstract:
본 발명은 다수의 멀티 챔버를 포함하는 박막 트랜지스터 제조 장치에 관한 것으로, 별도의 공정 챔버 또는 멀티 챔버를 사용하지 않고 제 1 멀티 챔버에 의해 증착된 비정질 실리콘을 다결정 실리콘으로 결정화한 후, 전극을 형성하기 위한 제 2 멀티 챔버로 반입시킴으로써, 특성 편차를 최소화하고, 제조 공정 효율을 향상시킬 수 있는 박막 트랜지스터 제조 장치에 관한 것이다. 본 발명은 다수의 멀티 챔버를 포함하는 박막 트랜지스터의 제조 장치에 있어서, 기판 상에 비정질 실리콘의 증착을 위한 제 1 멀티 챔버; 상기 기판 상에 전극을 형성하기 위한 제 2 멀티 챔버; 및 상기 제 1 멀티 챔버와 제 2 멀티 챔버 사이에 위치하는 로딩/언로딩 챔버를 포함하며, 상기 로딩/언로딩 챔버는 내부의 하측에 위치하는 기판 홀더 및 내부의 상측에 위치하는 전원전압 인가부를 포함하는 박막 트랜지스터 제조 장치에 관한 것이다. 박막 트랜지스터 제조 장치, 로딩/언로딩 챔버
Abstract:
본 발명은 박막트랜지스터, 그의 제조방법 및 그를 구비하는 유기전계발광표시장치에 관한 것으로, 기판; 상기 기판 상에 위치하는 버퍼층; 상기 버퍼층 상에 위치하는 제1 반도체층 및 제 2 반도체층; 상기 제 1 반도체층 및 제 2 반도체층과 절연되는 게이트 전극; 상기 제 1 반도체층 및 제 2 반도체층과 상기 게이트 전극을 절연시키는 게이트 절연막; 및 상기 게이트 전극과 절연되며, 상기 제 2 반도체층과 일부가 연결되는 소오스/드레인인 전극을 포함하며, 상기 제 1 반도체층은 상기 제 2 반도체층의 하부에 위치하며, 상기 제 1 반도체층의 면적은 제 2 반도체층의 면적보다 작은 것을 특징으로 하는 박막트랜지스터 및 그의 제조방법에 관한 것이다. 또한, 기판; 상기 기판 상에 위치하는 버퍼층; 상기 버퍼층 상에 위치하는 제1 반도체층; 상기 제 1 반도체층 상에 위치하는 제 2 반도체층; 상기 제 1 반도체층 및 제 2 반도체층과 절연되는 게이트 전극; 상기 제 1 반도체층 및 제 2 반도체층과 상기 게이트 전극을 절연시키는 게이트 절연막; 및 상기 게이트 전극과 절연되며, 상기 제 2 반도체층과 일부가 연결되는 소오스/드레인 전극; 상기 소오스/드레인 전극 상에 위치하는 절연막; 및 상기 절연막 상에 위치하며 상기 소오스/드레인 전극과 전기적으로 연결되는 제 1 전극, 유기막층 및 제 2 전극을 포함하며, 상기 제 1 반도체층은 상기 제 2 반도체층의 하부에 위치하며, 상기 제 1 반도체층의 면적은 제 2 반도체층의 면적보다 작은 것을 특징으로 하는 유기전계발광표시장 치에 관한 것이다. 금속촉매 결정화, 다결정 실리콘
Abstract:
본 발명은 박막트랜지스터 및 유기전계발광표시장치의 제조방법에 관한 것으로써, 기판; 상기 기판 상에 위치하는 버퍼층; 상기 버퍼층 상에 위치하는 반도체층; 상기 반도체층 상에 위치하는 소스/드레인 전극; 상기 기판 전면에 걸쳐 위치하는 게이트 절연막; 상기 게이트 절연막 상에 위치하며, 상기 반도체층에 대응되도록 위치하는 게이트 전극;을 특징으로 하며, 상기 소스/드레인 전극은 하나 또는 다수개의 홀을 포함하는 것을 특징으로 하는 박막트랜지스터 및 그의 제조방법에 관한 것이다. 또한, 기판; 상기 기판 상에 위치하는 버퍼층; 상기 버퍼층 상에 위치하는 반도체층; 상기 반도체층 상에 위치하는 소스/드레인 전극; 상기 기판 전면에 걸쳐 위치하는 게이트 절연막; 상기 게이트 절연막 상에 위치하며, 상기 반도체층에 대응되도록 위치하는 게이트 전극; 상기 기판 전면에 걸쳐 위치하는 절연막; 및 상기 절연막 상에 위치하는 상기 소스/드레인 전극과 전기적으로 연결되는 제 1 전극, 유기막 및 제 2전극을 포함하며, 상기 소스/드레인 전극은 하나 또는 다수개의 홀을 포함하는 것을 특징으로 하는 유기전계발광표시장치에 관한 것이다. 줄열 결정화, 다결정 실리콘층
Abstract:
본 발명은 박막트랜지스터, 그의 제조방법 및 그를 구비하는 유기전계발광표시장치에 관한 것으로, 화소부와 주변부를 포함하는 기판; 상기 기판 상에 위치하는 버퍼층; 상기 버퍼층 상에 위치하며, 화소부에 대응되는 반도체층; 상기 반도체층 상에 위치하는 게이트 절연막; 상기 반도체층과 절연되며, 상기 게이트 절연막 상에 위치하는 게이트 전극; 및 상기 게이트 전극과 절연되며, 상기 반도체층과 콘택홀을 통하여 전기적으로 연결되는 소오스/드레인 전극을 포함하며, 상기 반도체층의 영역 중 콘택홀에 대응되는 영역은 불순물 도핑이 된 영역인 것을 특징으로 하는 박막트랜지스터, 그의 제조방법 및 그를 구비하는 유기전계발광표시장치에 관한 것이다. 결정화, 줄 열
Abstract:
PURPOSE: A thin film transistor, a manufacturing method thereof, and an organic light emitting display device are provided to minimize the defect of the device by preventing the arc by crystallizing the amorphous silicon layer into the polycrystalline silicon layer. CONSTITUTION: A buffer layer(110) is located on a substrate(100). A semiconductor layer(120) is located on the buffer layer. The source/drain electrodes(130a, 130b) are located on the semiconductor layer. A gate insulating layer(140) is located on the substrate. A gate electrode(150) is located on the gate insulating layer.
Abstract:
PURPOSE: A thin film transistor, a method for manufacturing the same, and an organic light emitting diode display apparatus including the same are provided to eliminate metal catalyst on a semiconductor layer by performing a gettering process. CONSTITUTION: A buffer layer(310) is located on a substrate(300). A semiconductor layer(320) is located on the buffer layer. A gate electrode(340) is formed on a part which corresponds to the channel region of the semiconductor layer. A gate insulating film(330) insulates the gate electrode from the semiconductor layer. An interlayer insulating film(350) is located over the entire surface of the substrate.
Abstract:
PURPOSE: A thin film transistor, a method for manufacturing the same, and an organic electroluminescent display device are provided to reduce a defect due to arc by crystallizing an amorphous silicon layer by applying an electric field for a source/drain electrode. CONSTITUTION: A buffer layer(110) is positioned on a substrate(100). A semiconductor layer(120) is positioned on the buffer layer. A gate insulation layer(130) is positioned on the semiconductor layer. A gate electrode(140) is positioned on the gate insulation layer. An interlayer insulation layer(150) is positioned on the substrate including the gate electrode and includes a first contact hole and a second contact hole. A source/drain electrode is positioned on the interlayer insulation layer, is insulated from the gate electrode, and is partially connected to the semiconductor layer through a first contact hole.
Abstract:
본 발명은 원자층 증착 장비 및 이를 이용한 원자층 증착 방법에 관한 것으로, 원자층 증착 공정 시 기판이 챔버의 내부 온도에 의해 기판이 변형되는 것을 방지하며, 상기 기판 상에 균일하게 원자층을 형성할 수 있는 원자층 증착 장비 및 이를 이용한 원자층 증착 방법에 관한 것이다. 본 발명은 챔버; 상기 챔버의 내부 압력을 제어하기 위한 진공 펌프; 상기 진공 펌프와 대향되도록 위치하며, 상기 챔버 내부로 반응 가스를 공급하기 위한 가스 공급 수단; 상기 진공 펌프와 가스 공급 수단 사이에 위치하며, 가열 수단이 내장된 기판 홀더; 상기 기판 홀더와 가스 공급 수단 사이에 위치하며, 가장 자리에 냉각액이 이동하기 위한 냉각 통로가 내장된 마스크 조립체; 및 상기 마스크 조립체의 냉각 통로에 냉각액을 공급하기 위한 냉각원을 포함하는 원자층 증착 장비에 관한 것이다. 또한, 본 발명은 가열 수단이 내장된 기판 홀더에 기판을 안착하고, 상기 기판과 제 1 거리만큼 이격되도록 냉각 통로가 내장된 마스크 조립체를 위치시키고, 상기 마스크 조립체의 냉각 통로에 냉각액을 공급하고, 상기 기판 홀더의 가열 수단을 이용하여 상기 기판을 가열하고, 진공 펌프를 이용하여 챔버 내부를 일정 압력으로 제어하고, 가스 공급 수단을 통해 제 1 반응 가스 및 제 2 반응 가스를 순차 공급하는 것을 포함하는 원자층 증착 방법에 관한 것이다. 원자층 증착 장비, 마스크 조립체