박막트랜지스터, 그의 제조방법 및 그를 포함하는 유기전계발광표시장치
    11.
    发明公开
    박막트랜지스터, 그의 제조방법 및 그를 포함하는 유기전계발광표시장치 有权
    薄膜晶体管,使用其的方法和包含TFT的有机发光显示器件

    公开(公告)号:KR1020100049978A

    公开(公告)日:2010-05-13

    申请号:KR1020080109044

    申请日:2008-11-04

    Abstract: PURPOSE: A thin film transistor, a method for manufacturing the same and an organic light emitting display device including the same are provided to overcome an arc problem by crystallizing an amorphous silicon layer to a polycrystalline silicon layer. CONSTITUTION: A substrate includes a pixel part and a wiring part. A gate electrode(120) is located in the pixel part of the substrate. A gate wiring(125) is located in the wiring part. The gate insulation layer is located over the entire substrate. A semiconductor layer(140) is located on a gate electrode. A source/drain electrode is electrically connected to the semiconductor layer. A metal wiring is located on the gate wiring.

    Abstract translation: 目的:提供一种薄膜晶体管,其制造方法和包括该薄膜晶体管的有机发光显示装置,以通过将非晶硅层结晶到多晶硅层来克服电弧问题。 构成:衬底包括像素部分和布线部分。 栅电极(120)位于衬底的像素部分中。 栅极布线(125)位于布线部分中。 栅极绝缘层位于整个基板上。 半导体层(140)位于栅电极上。 源极/漏极电连接到半导体层。 金属布线位于栅极布线上。

    박막트랜지스터, 그의 제조방법 및 그를 포함하는유기전계발광표시장치
    12.
    发明公开
    박막트랜지스터, 그의 제조방법 및 그를 포함하는유기전계발광표시장치 有权
    薄膜晶体管,使用其的方法和包含TFT的有机发光显示器件

    公开(公告)号:KR1020100003937A

    公开(公告)日:2010-01-12

    申请号:KR1020080064002

    申请日:2008-07-02

    Inventor: 안지수 김성철

    Abstract: PURPOSE: A thin film transistor, a manufacturing method thereof, and an organic electroluminescent display device are provided to improve yield by preventing arc in a multi crystal silicon layer. CONSTITUTION: A thin film transistor includes a substrate(100), a buffer layer(110), a semiconductor layer(120), and a gate insulation layer(130), a gate electrode(140), an interlayer insulation layer(150), and a source/drain electrode(160d,160s). The buffer layer is positioned on the substrate. The semiconductor layer is positioned on the buffer layer. The gate insulation layer is positioned on the semiconductor layer. The gate electrode is arranged on the gate insulation layer. A source/drain electrode is electrically connected to the semiconductor layer through the same metal layer as the gate electrode.

    Abstract translation: 目的:提供薄膜晶体管及其制造方法和有机电致发光显示装置,以通过防止多晶硅层中的电弧来提高产率。 构造:薄膜晶体管包括衬底(100),缓冲层(110),半导体层(120)和栅极绝缘层(130),栅电极(140),层间绝缘层(150) ,以及源极/漏极(160d,160s)。 缓冲层位于基板上。 半导体层位于缓冲层上。 栅极绝缘层位于半导体层上。 栅极布置在栅极绝缘层上。 源/漏电极通过与栅电极相同的金属层电连接到半导体层。

    박막 트랜지스터 제조 장치
    13.
    发明授权
    박막 트랜지스터 제조 장치 有权
    薄膜晶体管制造装置

    公开(公告)号:KR101084232B1

    公开(公告)日:2011-11-16

    申请号:KR1020090124724

    申请日:2009-12-15

    CPC classification number: H01L21/67184 H01L21/67196 H01L21/67201

    Abstract: 본 발명은 다수의 멀티 챔버를 포함하는 박막 트랜지스터 제조 장치에 관한 것으로, 별도의 공정 챔버 또는 멀티 챔버를 사용하지 않고 제 1 멀티 챔버에 의해 증착된 비정질 실리콘을 다결정 실리콘으로 결정화한 후, 전극을 형성하기 위한 제 2 멀티 챔버로 반입시킴으로써, 특성 편차를 최소화하고, 제조 공정 효율을 향상시킬 수 있는 박막 트랜지스터 제조 장치에 관한 것이다.
    본 발명은 다수의 멀티 챔버를 포함하는 박막 트랜지스터의 제조 장치에 있어서, 기판 상에 비정질 실리콘의 증착을 위한 제 1 멀티 챔버; 상기 기판 상에 전극을 형성하기 위한 제 2 멀티 챔버; 및 상기 제 1 멀티 챔버와 제 2 멀티 챔버 사이에 위치하는 로딩/언로딩 챔버를 포함하며, 상기 로딩/언로딩 챔버는 내부의 하측에 위치하는 기판 홀더 및 내부의 상측에 위치하는 전원전압 인가부를 포함하는 박막 트랜지스터 제조 장치에 관한 것이다.
    박막 트랜지스터 제조 장치, 로딩/언로딩 챔버

    다결정 실리콘의 제조방법, 박막트랜지스터, 그의 제조방법및 이를 포함하는 유기전계발광표시장치
    14.
    发明授权
    다결정 실리콘의 제조방법, 박막트랜지스터, 그의 제조방법및 이를 포함하는 유기전계발광표시장치 有权
    制造多晶硅的方法,薄膜晶体管,其制造方法以及包括该方法的有机电致发光显示装置

    公开(公告)号:KR101049806B1

    公开(公告)日:2011-07-15

    申请号:KR1020080137239

    申请日:2008-12-30

    Abstract: 본 발명은 박막트랜지스터, 그의 제조방법 및 그를 구비하는 유기전계발광표시장치에 관한 것으로, 기판; 상기 기판 상에 위치하는 버퍼층; 상기 버퍼층 상에 위치하는 제1 반도체층 및 제 2 반도체층; 상기 제 1 반도체층 및 제 2 반도체층과 절연되는 게이트 전극; 상기 제 1 반도체층 및 제 2 반도체층과 상기 게이트 전극을 절연시키는 게이트 절연막; 및 상기 게이트 전극과 절연되며, 상기 제 2 반도체층과 일부가 연결되는 소오스/드레인인 전극을 포함하며, 상기 제 1 반도체층은 상기 제 2 반도체층의 하부에 위치하며, 상기 제 1 반도체층의 면적은 제 2 반도체층의 면적보다 작은 것을 특징으로 하는 박막트랜지스터 및 그의 제조방법에 관한 것이다.
    또한, 기판; 상기 기판 상에 위치하는 버퍼층; 상기 버퍼층 상에 위치하는 제1 반도체층; 상기 제 1 반도체층 상에 위치하는 제 2 반도체층; 상기 제 1 반도체층 및 제 2 반도체층과 절연되는 게이트 전극; 상기 제 1 반도체층 및 제 2 반도체층과 상기 게이트 전극을 절연시키는 게이트 절연막; 및 상기 게이트 전극과 절연되며, 상기 제 2 반도체층과 일부가 연결되는 소오스/드레인 전극; 상기 소오스/드레인 전극 상에 위치하는 절연막; 및 상기 절연막 상에 위치하며 상기 소오스/드레인 전극과 전기적으로 연결되는 제 1 전극, 유기막층 및 제 2 전극을 포함하며, 상기 제 1 반도체층은 상기 제 2 반도체층의 하부에 위치하며, 상기 제 1 반도체층의 면적은 제 2 반도체층의 면적보다 작은 것을 특징으로 하는 유기전계발광표시장 치에 관한 것이다.
    금속촉매 결정화, 다결정 실리콘

    Abstract translation: 本发明涉及一种薄膜晶体管及其制造方法以及包括该薄膜晶体管的有机发光显示器。 设置在衬底上的缓冲层; 设置在缓冲层上的第一半导体层和第二半导体层; 栅电极,与第一半导体层和第二半导体层绝缘; 栅绝缘膜,用于使第一半导体层和第二半导体层与栅电极绝缘; 以及源电极/漏电极,与栅电极电绝缘并且部分地连接到第二半导体层,其中第一半导体层位于第二半导体层下方,并且第一半导体层 并且第二半导体层的面积小于第二半导体层的面积及其制造方法。

    박막트랜지스터, 그의 제조방법 및 그를 포함하는 유기전계발광표시장치
    15.
    发明授权
    박막트랜지스터, 그의 제조방법 및 그를 포함하는 유기전계발광표시장치 有权
    薄膜转换器,包括TFT的相同和有机发光显示装置的制造方法

    公开(公告)号:KR101041144B1

    公开(公告)日:2011-06-13

    申请号:KR1020090074816

    申请日:2009-08-13

    Inventor: 안지수 민훈기

    Abstract: 본 발명은 박막트랜지스터 및 유기전계발광표시장치의 제조방법에 관한 것으로써, 기판; 상기 기판 상에 위치하는 버퍼층; 상기 버퍼층 상에 위치하는 반도체층; 상기 반도체층 상에 위치하는 소스/드레인 전극; 상기 기판 전면에 걸쳐 위치하는 게이트 절연막; 상기 게이트 절연막 상에 위치하며, 상기 반도체층에 대응되도록 위치하는 게이트 전극;을 특징으로 하며, 상기 소스/드레인 전극은 하나 또는 다수개의 홀을 포함하는 것을 특징으로 하는 박막트랜지스터 및 그의 제조방법에 관한 것이다.
    또한, 기판; 상기 기판 상에 위치하는 버퍼층; 상기 버퍼층 상에 위치하는 반도체층; 상기 반도체층 상에 위치하는 소스/드레인 전극; 상기 기판 전면에 걸쳐 위치하는 게이트 절연막; 상기 게이트 절연막 상에 위치하며, 상기 반도체층에 대응되도록 위치하는 게이트 전극; 상기 기판 전면에 걸쳐 위치하는 절연막; 및 상기 절연막 상에 위치하는 상기 소스/드레인 전극과 전기적으로 연결되는 제 1 전극, 유기막 및 제 2전극을 포함하며, 상기 소스/드레인 전극은 하나 또는 다수개의 홀을 포함하는 것을 특징으로 하는 유기전계발광표시장치에 관한 것이다.
    줄열 결정화, 다결정 실리콘층

    박막트랜지스터, 그의 제조방법 및 그를 포함하는 유기전계발광표시장치
    16.
    发明授权
    박막트랜지스터, 그의 제조방법 및 그를 포함하는 유기전계발광표시장치 有权
    薄膜晶体管,使用相同的方法和由TFT组成的有机发光显示装置

    公开(公告)号:KR101023127B1

    公开(公告)日:2011-03-24

    申请号:KR1020080109045

    申请日:2008-11-04

    Abstract: 본 발명은 박막트랜지스터, 그의 제조방법 및 그를 구비하는 유기전계발광표시장치에 관한 것으로, 화소부와 주변부를 포함하는 기판; 상기 기판 상에 위치하는 버퍼층; 상기 버퍼층 상에 위치하며, 화소부에 대응되는 반도체층; 상기 반도체층 상에 위치하는 게이트 절연막; 상기 반도체층과 절연되며, 상기 게이트 절연막 상에 위치하는 게이트 전극; 및 상기 게이트 전극과 절연되며, 상기 반도체층과 콘택홀을 통하여 전기적으로 연결되는 소오스/드레인 전극을 포함하며, 상기 반도체층의 영역 중 콘택홀에 대응되는 영역은 불순물 도핑이 된 영역인 것을 특징으로 하는 박막트랜지스터, 그의 제조방법 및 그를 구비하는 유기전계발광표시장치에 관한 것이다.
    결정화, 줄 열

    박막트랜지스터, 그의 제조방법 및 그를 포함하는 유기전계발광표시장치
    17.
    发明公开
    박막트랜지스터, 그의 제조방법 및 그를 포함하는 유기전계발광표시장치 有权
    薄膜传输器,其制造方法和包含TFT的有机发光显示装置

    公开(公告)号:KR1020110017247A

    公开(公告)日:2011-02-21

    申请号:KR1020090074816

    申请日:2009-08-13

    Inventor: 안지수 민훈기

    Abstract: PURPOSE: A thin film transistor, a manufacturing method thereof, and an organic light emitting display device are provided to minimize the defect of the device by preventing the arc by crystallizing the amorphous silicon layer into the polycrystalline silicon layer. CONSTITUTION: A buffer layer(110) is located on a substrate(100). A semiconductor layer(120) is located on the buffer layer. The source/drain electrodes(130a, 130b) are located on the semiconductor layer. A gate insulating layer(140) is located on the substrate. A gate electrode(150) is located on the gate insulating layer.

    Abstract translation: 目的:提供薄膜晶体管及其制造方法以及有机发光显示装置,通过使非晶硅层结晶成多晶硅层,防止电弧化,从而使器件的缺陷最小化。 构成:缓冲层(110)位于基底(100)上。 半导体层(120)位于缓冲层上。 源极/漏极(130a,130b)位于半导体层上。 栅极绝缘层(140)位于衬底上。 栅电极(150)位于栅极绝缘层上。

    박막트랜지스터, 그의 제조방법 및 그를 포함하는유기전계발광표시장치
    19.
    发明公开
    박막트랜지스터, 그의 제조방법 및 그를 포함하는유기전계발광표시장치 有权
    薄膜晶体管,使用其的方法和包含TFT的有机发光显示器件

    公开(公告)号:KR1020100003936A

    公开(公告)日:2010-01-12

    申请号:KR1020080064001

    申请日:2008-07-02

    Inventor: 안지수 김성철

    Abstract: PURPOSE: A thin film transistor, a method for manufacturing the same, and an organic electroluminescent display device are provided to reduce a defect due to arc by crystallizing an amorphous silicon layer by applying an electric field for a source/drain electrode. CONSTITUTION: A buffer layer(110) is positioned on a substrate(100). A semiconductor layer(120) is positioned on the buffer layer. A gate insulation layer(130) is positioned on the semiconductor layer. A gate electrode(140) is positioned on the gate insulation layer. An interlayer insulation layer(150) is positioned on the substrate including the gate electrode and includes a first contact hole and a second contact hole. A source/drain electrode is positioned on the interlayer insulation layer, is insulated from the gate electrode, and is partially connected to the semiconductor layer through a first contact hole.

    Abstract translation: 目的:提供薄膜晶体管,其制造方法和有机电致发光显示装置,通过施加用于源/漏电极的电场来减少由于电弧而导致的非晶硅层的结晶的缺陷。 构成:缓冲层(110)位于基底(100)上。 半导体层(120)位于缓冲层上。 栅极绝缘层(130)位于半导体层上。 栅电极(140)位于栅极绝缘层上。 层间绝缘层(150)位于包括栅电极的基板上,并且包括第一接触孔和第二接触孔。 源极/漏极位于层间绝缘层上,与栅电极绝缘,并且通过第一接触孔部分地连接到半导体层。

    원자층 증착 장비 및 이를 이용한 원자층 증착 방법
    20.
    发明授权
    원자층 증착 장비 및 이를 이용한 원자층 증착 방법 有权
    原子层沉积装置及使用原子层的原子层的制造方法

    公开(公告)号:KR101155905B1

    公开(公告)日:2012-07-03

    申请号:KR1020090018490

    申请日:2009-03-04

    CPC classification number: C23C16/45544 C23C16/042 C30B25/165 C30B35/00

    Abstract: 본 발명은 원자층 증착 장비 및 이를 이용한 원자층 증착 방법에 관한 것으로, 원자층 증착 공정 시 기판이 챔버의 내부 온도에 의해 기판이 변형되는 것을 방지하며, 상기 기판 상에 균일하게 원자층을 형성할 수 있는 원자층 증착 장비 및 이를 이용한 원자층 증착 방법에 관한 것이다.
    본 발명은 챔버; 상기 챔버의 내부 압력을 제어하기 위한 진공 펌프; 상기 진공 펌프와 대향되도록 위치하며, 상기 챔버 내부로 반응 가스를 공급하기 위한 가스 공급 수단; 상기 진공 펌프와 가스 공급 수단 사이에 위치하며, 가열 수단이 내장된 기판 홀더; 상기 기판 홀더와 가스 공급 수단 사이에 위치하며, 가장 자리에 냉각액이 이동하기 위한 냉각 통로가 내장된 마스크 조립체; 및 상기 마스크 조립체의 냉각 통로에 냉각액을 공급하기 위한 냉각원을 포함하는 원자층 증착 장비에 관한 것이다.
    또한, 본 발명은 가열 수단이 내장된 기판 홀더에 기판을 안착하고, 상기 기판과 제 1 거리만큼 이격되도록 냉각 통로가 내장된 마스크 조립체를 위치시키고, 상기 마스크 조립체의 냉각 통로에 냉각액을 공급하고, 상기 기판 홀더의 가열 수단을 이용하여 상기 기판을 가열하고, 진공 펌프를 이용하여 챔버 내부를 일정 압력으로 제어하고, 가스 공급 수단을 통해 제 1 반응 가스 및 제 2 반응 가스를 순차 공급하는 것을 포함하는 원자층 증착 방법에 관한 것이다.
    원자층 증착 장비, 마스크 조립체

Patent Agency Ranking