Multiple width features in integrated circuits

    公开(公告)号:GB2487309B

    公开(公告)日:2014-03-19

    申请号:GB201201714

    申请日:2010-10-19

    Applicant: IBM

    Abstract: A structure for a semiconductor device is disclosed. The structure includes a first feature and a second feature. The first feature and the second feature are formed simultaneously in a single etch process from a same monolithic substrate layer and are integrally and continuously connected to each other. The first feature has a width dimension of less than a minimum feature size achievable by lithography and the second feature has a width dimension of at least equal to a minimum feature size achievable by lithography.

    Verfahren und Struktur zum Bilden von Finfets mit mehreren Dotierungsbereichen auf demselben Chip

    公开(公告)号:DE112010004804T5

    公开(公告)日:2012-11-15

    申请号:DE112010004804

    申请日:2010-10-28

    Applicant: IBM

    Abstract: Ein Verfahren zum Herstellen von Elementen für eineiner ersten Halbleiterstruktur auf einer Fläche einer Halbleitereinheit und das epitaxiale Anwachsen von Halbleitermaterial auf gegenüber liegenden Seiten der ersten Halbleiterstruktur, um Finnen zu bilden. Auf einer Seite der ersten Halbleiterstruktur wird eine erste abgewinkelte Ionenimplantation angewendet, um eine entsprechende Finne auf der einen Seite zu dotieren. Die erste Halbleiterstruktur wird selektiv entfernt, um die Finnen frei zu legen. Unter Verwendung der Finnen werden Finnen-Feldeffekttransistoren gebildet.

    MAGNETISCHE JOSEPHSON-ÜBERGÄNGE ENTHALTENDE DATENVERARBEITUNGSEINHEITEN MIT EINEM EINGEBETTETEN ELEMENT ZUR STEUERUNG EINES MAGNETISCHEN FELDS

    公开(公告)号:DE112020005221T5

    公开(公告)日:2022-09-01

    申请号:DE112020005221

    申请日:2020-11-18

    Applicant: IBM

    Abstract: Eine Einheit zur Steuerung eines magnetischen Felds innerhalb eines Chips ist in der Nähe einer Josephson-Übergangs-Struktur (einer JJ-Struktur) ausgebildet. Die Einheit zur Steuerung eines magnetischen Felds innerhalb eines Chips weist Verdrahtungsstrukturen auf, die sich lateral benachbart zu der JJ-Struktur befinden. Bei einigen Ausführungsformen weist die Einheit zur Steuerung eines magnetischen Felds außerdem zusätzlich zu den Verdrahtungsstrukturen eine leitfähige Platte auf, die mit den Verdrahtungsstrukturen verbunden ist und die sich unterhalb der JJ-Struktur befindet. Die Verwendung eines elektrischen Stroms durch die Verdrahtungsstrukturen hindurch induziert entweder direkt oder indirekt ein magnetisches Feld in der JJ-Struktur. Die Stärke des Felds kann durch die Strommenge moduliert werden, die durch die Verdrahtungsstrukturen hindurch fließt. Das magnetische Feld kann bei Bedarf ausgeschaltet werden, indem das Zulassen, dass ein Strom durch die Verdrahtungsstrukturen hindurch fließt, beendet wird.

    BIOSENSOR-PACKUNG
    14.
    发明专利

    公开(公告)号:DE112019002691T5

    公开(公告)日:2021-02-18

    申请号:DE112019002691

    申请日:2019-05-21

    Applicant: IBM

    Abstract: Es werden Techniken in Bezug auf eine implantierbare Biosensor-Packung bereitgestellt. Eine oder mehrere hierin beschriebene Ausführungsformen können sich zum Beispiel auf eine Vorrichtung beziehen, die ein Biosensor-Modul aufweisen kann. Das Biosensor-Modul kann ein Halbleitersubstrat und einen Prozessor aufweisen. Das Halbleitersubstrat kann einen Sensor aufweisen, der mit dem Prozessor funktionsfähig gekoppelt ist. Die Vorrichtung kann außerdem eine Polymer-Schicht aufweisen. Das Biosensor-Modul kann in der Polymer-Schicht derart eingebettet sein, dass die Polymer-Schicht auf einer Mehrzahl von Seiten des Biosensor-Moduls bereitgestellt sein kann.

    Method and structure for forming high-performance fets with embedded stressors

    公开(公告)号:GB2486839B

    公开(公告)日:2013-09-04

    申请号:GB201204634

    申请日:2010-09-08

    Applicant: IBM

    Abstract: A high-performance semiconductor structure and a method of fabricating such a structure are provided. The semiconductor structure includes at least one gate stack, e.g., FET, located on an upper surface of a semiconductor substrate. The structure further includes a first epitaxy semiconductor material that induces a strain upon a channel of the at least one gate stack. The first epitaxy semiconductor material is located at a footprint of the at least one gate stack substantially within a pair of recessed regions in the substrate which are present on opposite sides of the at least one gate stack. A diffused extension region is located within an upper surface of said first epitaxy semiconductor material in each of the recessed regions. The structure further includes a second epitaxy semiconductor material located on an upper surface of the diffused extension region. The second epitaxy semiconductor material has a higher dopant concentration than the first epitaxy semiconductor material.

    Mehrfache Breiten-Merkmale in integrierten Schaltkreisen

    公开(公告)号:DE112010004324T5

    公开(公告)日:2012-11-22

    申请号:DE112010004324

    申请日:2010-10-19

    Applicant: IBM

    Abstract: Ein Verfahren zur Herstellung von Merkmalen für eine integrierte Schaltung umfasst das Strukturieren einer Dorn-Schicht um Strukturen mit zwei oder mehr Breiten auf einer Oberfläche eines integrierten Schaltkreises einzuschließen. Freigelegte Seitwände der Strukturen reagieren um eine neue Verbindung in den Seitenwänden integral zu formen, so dass sich die neue Verbindung in die freigelegten Seitenwände in einer kontrollierten Weise erstreckt um rhalb der Säulen werden geätzt, indem die Säulen als Ätzmaske verwendet werden, um Merkmale für einen integrierten Schaltkreis zu bilden.

    18.
    发明专利
    未知

    公开(公告)号:AT551727T

    公开(公告)日:2012-04-15

    申请号:AT04702490

    申请日:2004-01-15

    Applicant: IBM

    Abstract: A low-GIDL current MOSFET device structure and a method of fabrication thereof which provides a low-GIDL current. The MOSFET device structure contains a central gate conductor whose edges may slightly overlap the source/drain diffusions, and left and right side wing gate conductors which are separated from the central gate conductor by a thin insulating and diffusion barrier layer.

    Stapel von magnetischen Induktoren mit mehrlagigen isolierenden Schichten

    公开(公告)号:DE112017003523B4

    公开(公告)日:2025-04-30

    申请号:DE112017003523

    申请日:2017-06-13

    Applicant: IBM

    Abstract: Induktorstruktur (100), die aufweist:einen laminierten Dünnschichtstapel, der abwechselnde Schichten eines magnetischen Materials (112) und eines mehrlagigen isolierenden Materials aufweist, wobei sich das mehrlagige isolierende Material zwischen angrenzenden Schichten (112) des magnetischen Materials befindet und eine erste isolierende Schicht (114A) aufweist, die an zumindest einer zusätzlichen isolierenden Schicht (14B) anliegt, undwobei die erste isolierende Schicht (114A) und die zumindest eine zusätzliche isolierende Schicht (114B) unterschiedliche dielektrische Materialien aufweisen,wobei die erste isolierende Schicht (114A) Siliciumdioxid aufweist und die isolierende Schicht, die an zumindest einer zusätzlichen anliegt, eine isolierende Siliciumnitridschicht aufweist.

Patent Agency Ranking