中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

24 records (took 0.055 seconds)

    ÜBERWACHEN DES BETRIEBS EINES PROZESSORS
    11.
    发明专利
    ÜBERWACHEN DES BETRIEBS EINES PROZESSORS 未知

    公开(公告)号：DE112016005823T5

    公开(公告)日：2018-08-30

    申请号：DE112016005823

    申请日：2016-11-17

    Applicant: INTEL CORP

    Inventor： NEIGER GILBERT ,  ANDERSON ANDREW V ,  UHLIG RICHARD A ,  DURHAM DAVID M ,  SINGHAL RONAK ,  WU XIANGBIN ,  KOTTAPALLI SAILESH

    IPC: G06F11/30

    Abstract: Ausführungsformen einer Erfindung zum Überwachen des Betriebs eines Prozessors werden geoffenbart. In einer Ausführungsform umfasst ein System einen Prozessor und einen Hardware-Agenten extern vom Prozessor. Der Prozessor umfasst Virtualisierungslogik, um vorzusehen, dass der Prozessor in einem Root-Modus und in einem Non-Root-Modus arbeitet. Der Hardware-Agent hat den Betrieb des Prozessors im Non-Root-Modus auf der Basis von Protokollierungsinformationen zu verifizieren, die von einem Software-Agenten zu sammeln sind, um vom Prozessor im Root-Modus ausgeführt zu werden.

    Synchronising a Translation Lookaside Buffer to an Extended Paging Table
    12.
    发明专利
    Synchronising a Translation Lookaside Buffer to an Extended Paging Table 未知

    公开(公告)号：GB2441039A

    公开(公告)日：2008-02-20

    申请号：GB0715604

    申请日：2007-08-10

    Applicant: INTEL CORP

    Inventor： BENNETT STEVEN ,  ANDERSON ANDREW V ,  NEIGER GILBERT ,  UHLIG RICHARD ,  RODGERS DION ,  MADUKKARUMUKUMANA RAJESH ,  RUST CAMRON ,  SCHOENBERG SEBASTIAN

    IPC: G06F12/10

    Abstract: In a virtualisation based system, a Translation Lookaside Buffer (TLB) stores a mapping from a guest address to a host physical address. In response to an instruction and an operand, a logic circuit performs a synchronisation of a mapping from a guest address to a physical address of the host (host physical address) stored in the buffer with a corresponding mapping stored at least in part in an extended paging table (EPT). The synchronisation is based at least in part on the operand of the instruction which comprises at least one of a context descriptor and an EPT pointer. Preferably, the synchronisation comprises updating the mapping stored in the TLB based at least in part on the mapping stored in the EPT, where the mapping in the EPT is stored with the same guest address as the mapping stored in the TLB. The virtualisation based system may be a Virtual Machine Monitor.

    METHOD AND APPARATUS FOR TLB SHOOT DOWN IN A HETEROGENEOUS COMPUTING SYSTEM SUPPORTING SHARED VIRTUAL MEMORY
    14.
    发明专利
    METHOD AND APPARATUS FOR TLB SHOOT DOWN IN A HETEROGENEOUS COMPUTING SYSTEM SUPPORTING SHARED VIRTUAL MEMORY 未知

    公开(公告)号：IN386CHN2014A

    公开(公告)日：2015-04-03

    申请号：IN386CHN2014

    申请日：2014-01-16

    Applicant: INTEL CORP

    Inventor： SANKARAN RAJESH M ,  KOKER ALTUG ,  LANTZ PHILIP ,  MALLICK ASIT K ,  CROSSLAND JAMES B ,  NAVALE ADITVA ,  NEIGER GILBERT ,  ANDERSON ANDREW V

    IPC: G06F12/10 ,  G06F15/80

    Abstract: Methods and apparatus are disclosed for efficient TLB (translation look aside buffer) shoot downs for heterogeneous devices sharing virtual memory in a multi core system. Embodiments of an apparatus for efficient TLB shoot downs may include a TLB to store virtual address translation entries and a memory management unit coupled with the TLB to maintain PASID (process address space identifier) state entries corresponding to the virtual address translation entries. The PASID state entries may include an active reference state and a lazy invalidation state. The memory management unit may perform atomic modification of PASID state entries responsive to receiving PASID state update requests from devices in the multi core system and read the lazy invalidation state of the PASID state entries. The memory management unit may send PASID state update responses to the devices to synchronize TLB entries prior to activation responsive to the respective lazy invalidation state.

    Synchronisieren eines Translation-Lookaside-Pufferspeichers mit einer erweiterten Paging-Tabelle
    15.
    发明专利
    Synchronisieren eines Translation-Lookaside-Pufferspeichers mit einer erweiterten Paging-Tabelle 未知

    公开(公告)号：DE102007037814B4

    公开(公告)日：2021-12-02

    申请号：DE102007037814

    申请日：2007-08-10

    Applicant: INTEL CORP

    Inventor： BENNETT STEVEN M ,  ANDERSON ANDREW V ,  NEIGER GILBERT ,  UHLIG RICHARD ,  RODGERS DION ,  MADUKKARUMUKUMANA RAJESH ,  RUST CAMRON ,  SCHOENBERG SEBASTIAN

    IPC: G06F12/06

    Abstract: Prozessor (318) eines auf Virtualisierung basierenden Systems (300), der umfasst:einen Translation-Lookaside-Puffer, TLB, (323) um ein Mapping von einer physikalischen Gastadresse (412, 432, 452) zu einer physikalischen Host-Adresse (404, 414, 424) zu speichern; undeine Logikschaltung (322, 332, 334), um eine Synchronisierung des Mappings von der physikalischen Gastadresse (412, 432, 452) zur physikalischen Host-Adresse (404, 414, 424), die im Translation-Lookaside-Puffer (323) gespeichert ist, mit einem entsprechenden Mapping, das in einer erweiterten Paging-Tabelle, EPT, (328; 455, 465, 475) gespeichert ist, durchzuführen,wobei das entsprechende Mapping ein in der EPT (328; 455, 465, 475) gespeichertes Mapping mit derselben physikalischen Gastadresse (412, 432, 452) wie das im TLB (323) gespeicherte Mapping aufweist,wobei die Synchronisierung auf dem Operanden eines Befehls basiert,wobei der Operand einen EPT-Zeiger umfasst, undwobei eine Abruflogik (330) ferner einen ersten Operanden des Befehls, einen zweiten Operanden des Befehls und einen dritten Operanden des Befehls empfängt;die Logikschaltung (322, 332, 334) fernerdas Mapping auswählt, das zumindest teilweise in der EPT (328; 455, 465, 475) gespeichert ist, basierend auf einer Kontextbezeichnung, die aus dem ersten Operanden des Befehls erhalten wird;die Gastadresse (412, 432,452) auswählt, zumindest teilweise basierend auf dem zweiten Operanden des Befehls; undeinen Ausführungsmodus des Befehls auswählt, basierend auf dem dritten Operanden des Befehls;und wobei es sich bei dem Ausführungsmodus des Befehls um einen der folgenden handelt;ein erster Modus, in welchem nur ein einziges in dem TLB (323) gespeichertes und zu der physikalischen Gastadresse (412, 432,452) gehörendes Mapping mit der entsprechenden Umsetzung in der EPT (328; 455, 465, 475) synchronisiert wird;ein zweiter Modus, in welchem alle Mappings, die in dem TLB (323) gespeichert sind und zu einem EPT-Kontext gehören, der aus der Kontextbezeichnung erhalten wird, mit den entsprechenden Mappings in der EPT (328; 455, 465, 475) synchronisiert werden, wobei die Synchronisation des Mappings ein Synchronisieren jener Einträge im TLB (323) in dem EPT-Kontext, der in dem EPT-Zeiger spezifiziert ist, mit der erweiterten Paging-Tabelle,EPT, (328; 455, 465, 475) umfasst; undein dritter Modus, in welchem alle Mappings, die in dem TLB (323) gespeichert sind und zu irgendeinem EPT-Kontext gehören, der aus der Kontextbezeichnung erhalten wird, mit den entsprechenden Mappings in einer EPT (328; 455, 465, 475) synchronisiert werden.

Patent Agency Ranking