公开(公告)号：PL3588360T3

公开(公告)日：2022-02-21

申请号：PL19176635

申请日：2019-05-24

Applicant: INTEL CORP

Inventor： LEMAY MICHAEL ,  DURHAM DAVID M ,  KOUNAVIS MICHAEL E ,  HUNTLEY BARRY E ,  SHANBHOGUE VEDVYAS ,  BRANDT JASON W ,  TRIPLETT JOSH ,  NEIGER GILBERT ,  GREWAL KARANVIR ,  PATEL BAIJU V ,  ZHUANG YE ,  TSAI JR-SHIAN ,  SUKHOMLINOV VADIM ,  SAHITA RAVI ,  ZHANG MINGWEI ,  FARWELL JAMES C ,  DAS AMITABH ,  BHUYAN KRISHNA

IPC: G06F9/455 ,  G06F21/57 ,  G06F12/14 ,  G06F21/53 ,  G06F21/74 ,  H04L9/08 ,  H04L9/32

公开(公告)号：DE102018005180A1

公开(公告)日：2019-01-31

申请号：DE102018005180

申请日：2018-06-29

Applicant: INTEL CORP

Inventor： SCARLATA VINCENT ,  ROZAS CARLOS V ,  PATEL BAIJU ,  HUNTLEY BARRY E ,  SAHITA RAVI ,  KHOSRAVI HORMUZD

IPC: G06F21/50 ,  G06F21/64 ,  H04L9/00

Abstract: Datenintegritätslogik kann von einem Prozessor ausgeführt werden, um unter Verwendung eines hardwarebasierten Geheimnisses einen Datenintegritätscode zu erstellen. Eine Containerverwaltung, die vom Prozessor ausführbar ist, erstellt einen gesicherten Container, der Berichterstellungslogik enthält, die Messwerte des gesicherten Containers ermittelt, einen Bericht in Übereinstimmung mit einem definierten Berichtsformat erstellt und eine Sequenzanforderung sendet, die den Bericht enthält. Das definierte Berichtsformat enthält ein Feld, um die Messwerte aufzunehmen, und ein Feld, um den Datenintegritätscode aufzunehmen, und das Berichtsformat ist mit einer Verwendung durch einen beliebigen einer Vielzahl von verschiedenen Typen von Sequenzerstellungseinheiten kompatibel.

公开(公告)号：DE102018004290A1

公开(公告)日：2019-01-03

申请号：DE102018004290

申请日：2018-05-29

Applicant: INTEL CORP

Inventor： CHHABRA SIDDHARTHA ,  KHOSRAVI HORMUZD M ,  GERZON GIDEON ,  HUNTLEY BARRY E ,  NEIGER GILBERT ,  OUZIEL IDO ,  PATEL BAIJU ,  SAHITA RAVI

IPC: G06F12/14

Abstract: In einer Ausführungsform umfasst eine Vorrichtung einen Prozessor, um eine Instruktion(en) auszuführen, wobei die Instruktionen eine Speicherzugriffsoperation umfassen, die einem Speicherort eines Speichers zugeordnet ist. Die Vorrichtung umfasst ferner eine Speicherverschlüsselungs-Steuereinheit, um: die Speicherzugriffsoperation zu identifizieren; zu bestimmen, dass der Speicherort einer geschützten Domäne zugeordnet ist, wobei die geschützte Domäne einer geschützten Speicherregion des Speichers zugeordnet ist, und wobei die geschützte Domäne aus einer Vielzahl geschützter Domänen identifiziert wird, die einer Vielzahl geschützter Speicherregionen des Speichers zugeordnet ist; einen Verschlüsselungsschlüssel zu identifizieren, der der geschützten Domäne zugeordnet ist; eine Kryptographieoperation an Daten vorzunehmen, die der Speicherzugriffsoperation zugeordnet sind, wobei die Kryptographieoperation auf der Basis des Verschlüsselungsschlüssels vorgenommen wird, der der geschützten Domäne zugeordnet ist; und ein Ergebnis der Kryptographieoperation zurückzuführen, wobei das Ergebnis für die Speicherzugriffsoperation zu verwenden ist.

公开(公告)号：GB2514221A

公开(公告)日：2014-11-19

申请号：GB201404228

申请日：2014-03-11

Applicant: INTEL CORP

Inventor： YAMADA KOICHI ,  SHANMUGAVELAYUTHAM PALANIVEL RAJAN ,  RODGERS SCOTT D ,  HUNTLEY BARRY E ,  BEANEY JAMES D JR ,  TAMIR BOAZ

IPC: G06F9/455

Abstract: A co-designed processor 605, such as a heterogeneous multi-core processor, includes, isolated from a software stack and transparent thereto by way of means such as concealed memory 640, a binary translation (BT) engine 645 having code to generate a binary translation of a first code segment and to store the binary translation in a translation cache 648. The binary translated code may include a routine to emulate an instruction not provided in the target ISA such as an instruction with a vector operand wherein a width of a datapath of the target core is less than a width of the vector operand. The heterogeneous multi-core processor may include a first and second core for executing instructions of a first ISA and a second ISA respectively wherein the second ISA may be different to the first ISA or a subset thereof. The second core may have lower power consumption than the first core and the binary translation may be from the first ISA to the second ISA.

公开(公告)号：DE102014004563A1

公开(公告)日：2014-10-02

申请号：DE102014004563

申请日：2014-03-28

Applicant: INTEL CORP

Inventor： ROZAS CARLOS V ,  BERENZON ALEX ,  IVANOV ANTON ,  MCKEEN FRANCIS X ,  ALEXANDROVICH ILYA ,  GOLDSMITH MICHAEL ,  JOHNSON SIMON P ,  NEIGER GILBERT ,  ANATI ITTAI ,  HUNTLEY BARRY E ,  LESLIE-HURD REBEKAH M ,  RAPPOPORT RINAT ,  SHANBHOGUE VEDVYAS ,  SAVAGAONKAR UDAY R ,  SMITH WESLEY H ,  RODGERS SCOTT DION ,  SCARLATA VINCENT R ,  WOOD WILLIAM COLIN

IPC: G06F9/34

Abstract: Befehle und Logik zur Bereitstellung verbesserter Paging-Fähigkeiten für Secure Enclave-Seitencaches. Ausführungsformen beinhalten mehrere Hardware-Threads oder Prozessorkerne, einen Cache zum Speichern sicherer Daten für gemeinsame Seitenadressen, die einer Secure Enclave zugeordnet sind, und für die Hardware-Threads zugänglich sind. Eine Decode-Stufe dekodiert einen ersten Befehl, der besagte gemeinsame Seitenadresse als einen Operand festlegt, und Ausführungseinheiten markieren einen Eintrag entsprechend einer Enclave-Seitencache-Zuordnung für die gemeinsame Seitenadresse, um die Erstellung einer neuen Übersetzung für entweder besagten ersten oder zweiten Hardware-Thread für den Zugriff auf die gemeinsame Seite zu blockieren. Ein zweiter Befehl wird zur Ausführung dekodiert, wobei der zweite Befehl besagte Secure Enclave als einen Operand festlegt, und Ausführungseinheiten Hardware-Threads aufzeichnet, die gerade auf sichere Daten im Enclave-Seitencache entsprechend der Secure Enclave zugreifen, und die aufgezeichnete Anzahl an Hardware-Threads dekrementiert, wenn einer der Hardware-Threads die Secure Enclave verlässt.

公开(公告)号：DE102020128050A1

公开(公告)日：2021-07-01

申请号：DE102020128050

申请日：2020-10-26

Applicant: INTEL CORP

Inventor： GERZON GIDEON ,  KHOSRAVI HORMUZD M ,  BOKERN VINCENT VON ,  HUNTLEY BARRY E ,  CASPI DROR

IPC: G06F21/53 ,  G06F9/30 ,  G06F21/71

Abstract: Offenbarte Ausführungsformen betreffen vertrauenswürdige Domänen-Inseln innerhalb eines in sich abgeschlossenen Geltungsbereichs. Bei einem Beispiel weist ein System mehrere Sockets auf, die jeweils mehrere Kerne, mehrere Mehrschlüssel-Gesamtspeicherverschlüsselungs(MK-TME)-Schaltungen, mehrere Speichersteuereinrichtungen und einen Vertrauenswürdige-Domänen-Insel-Ressourcenmanager (TDIRM) aufweisen, um Folgendes auszuführen: Initialisieren einer Vertrauenswürdige-Domänen-Insel-Steuerstruktur (TDICS) in Zusammenhang mit einer TD-Insel, Initialisieren eines geschützten TD-Insel-Speichers (TDIPM) in Zusammenhang mit der TD-Insel, Identifizieren einer Host-Schlüsselkennung (HKID) in einer Schlüsseleigentümerschaftstabelle (KOT), Zuweisen der HKID zu einem kryptographischen Schlüssel in einer MK-TME-Schaltung und Speichern der HKID in der TDICS, Assoziieren eines ersten der mehreren Kerne mit der TD-Insel, Hinzufügen einer Speicherseite von einem Adressraum des ersten Kerns zum TDIPM und Übertragen der Ausführungssteuerung auf den ersten Kern zur Ausführung der TDI, wobei die Anzahl der im System verfügbaren HKIDs vergrößert wird, wenn der auf die TD-Insel abgebildete Speicher verringert wird.

公开(公告)号：DE112017004017T5

公开(公告)日：2019-05-02

申请号：DE112017004017

申请日：2017-07-20

Applicant: INTEL CORP

Inventor： DURHAM DAVID M ,  SAHITA RAVI L ,  HUNTLEY BARRY E ,  DESHPANDE NIKHIL M

IPC: H04L9/32 ,  H04L9/08 ,  H04L29/06 ,  H04L29/08

Abstract: Ein Verfahren, ein System, ein computerlesbares Medium und eine Vorrichtung werden vorgesehen, um eine sichere Cloud-Umgebung sicherzustellen, wobei öffentliche Cloud-Dienstanbieter ihren Code aus der Trusted Computing Base (TCB) ihrer Cloud-Dienstverbraucher entfernen können. Das Verfahren zum Sicherstellen einer sicheren Cloud-Umgebung hält den Virtuellen Maschinenmonitor (VMM), Vorrichtungen, Firmware und den physischen Angreifer (wenn ein schlechter Administrator/ Techniker versucht, direkt auf die Cloud-Host-Hardware zuzugreifen) außerhalb der Virtuellen Maschinen- (VM-) TCB. Nur der Verbraucher, dem diese sichere VM gehört, kann die VM modifizieren oder auf Inhalte der VM zugreifen (wie von dem Verbraucher bestimmt).

公开(公告)号：GB2528796A

公开(公告)日：2016-02-03

申请号：GB201515835

申请日：2015-04-01

Applicant: INTEL CORP

Inventor： ROZAS CARLOS V ,  ALEXANDROVICH ILYA ,  ANATI ITTAI ,  BERENZON ALEX ,  GOLDSMITH MICHAEL A ,  HUNTLEY BARRY E ,  JOHNSON SIMON P ,  LESLIE-HURD REBEKAH M ,  MCKEEN FRANCIS X ,  NEIGER GILBERT ,  RAPPOPORT RINAT ,  RODGERS SCOTT DION

IPC: G06F12/14 ,  G06F9/30 ,  G06F12/1027 ,  G06F21/62

Abstract: A processor has multiple hardware threads and an enclave page cache. The processor has a first instruction to prevent new address translations being created. This instruction takes the address of a page in a secure enclave as a as a parameter. It prevents new entries being made in a translation look-aside buffer for that page. The processor has a second instruction to record the threads accessing an enclave. This instruction specifies the enclave identifier as a parameter and records the number of hardware threads accessing the enclave. The number is decremented whenever a thread exits the enclave. The processor has a third instruction to evict a page from an enclave page cache. The instruction takes the page address to evict as a parameter. It writes the page back to memory if the number of threads accessing the enclave is zero.

公开(公告)号：GB2515611B

公开(公告)日：2015-06-03

申请号：GB201405732

申请日：2014-03-31

Applicant: INTEL CORP

Inventor： ROZAS CARLOS V ,  ALEXANDROVICH ILYA ,  ANATI ITTAI ,  BERENZON ALEX ,  GOLDSMITH MICHAEL A ,  HUNTLEY BARRY E ,  IVANOV ANTON ,  JOHNSON SIMON P ,  LESLIE-HURD REBEKAH M ,  MCKEEN FRANCIS ,  NEIGER GILBERT ,  RAPPOPORT RINAT ,  RODGERS SCOTT DION ,  SAVAGAONKAR UDAY R ,  SCARLATA VINCENT R ,  SHANBHOGUE VEDVYAS ,  SMITH WESLEY H ,  WOOD WILLIAM COLIN

IPC: G06F12/14 ,  G06F9/30 ,  G06F12/10 ,  G06F21/62

公开(公告)号：BR102014006806A2

公开(公告)日：2014-12-02

申请号：BR102014006806

申请日：2014-03-21

Applicant: INTEL CORP

Inventor： ROSAS CARLOS V ,  BERENZON ALEX ,  IVANOV ANTON ,  MCKEEN FRANCIS X ,  ALEXANDROVICH IIYA ,  MICHAEL A ,  JOHNSON SIMON P ,  NEIGER GILBERT ,  RODGERS SCOTT DION ,  SHANBHOGUE VEDVYAS ,  SAVAGAONKAR UDAY R ,  SMITH WESLEY H ,  ANATI ITTAI ,  HUNTLEY BARRY E ,  LESLIE-HURD REBEKAH M ,  RAPPOPORT RINAT ,  SCARLATA VINCENT R ,  WOOD WILLIAM COLIN

IPC: G06F12/10 ,  G06F12/08