公开(公告)号：KR101263310B1

公开(公告)日：2013-05-13

申请号：KR1020090026352

申请日：2009-03-27

Applicant: 한국전자통신연구원

Inventor： 정영준 ,  남은수 ,  심재식 ,  권용환 ,  민봉기

IPC: H01L31/09 ,  H01L29/737

CPC classification number: Y02E10/50

Abstract: 광수신기및 그형성방법이제공된다. 광수신기는기판후면에집적된렌즈, 기판전면상의광검출기및 기판전면상의이종접합바이폴라트랜지스터를포함하되, 렌즈는입사되는광신호를집광하여광검출기에전송한다.

公开(公告)号：KR1020130031771A

公开(公告)日：2013-03-29

申请号：KR1020120062664

申请日：2012-06-12

Applicant: 한국전자통신연구원

Inventor： 안호균 ,  임종원 ,  배성범 ,  고상춘 ,  박영락 ,  장우진 ,  문재경 ,  남은수 ,  김정진 ,  주철원

IPC: H01L21/336 ,  H01L29/78

CPC classification number: H01L29/402 ,  H01L21/28114 ,  H01L29/42376 ,  H01L29/66431 ,  H01L29/778

Abstract: PURPOSE: A field effect transistor and a method for fabrication the same are provided to improve productivity and stability by not using a lithography process. CONSTITUTION: An active layer(31), a cap layer(32), an ohmic metal layer(33) and an insulating layer(34) are formed on a substrate(30). An insulating layer is etched by using a photoresist pattern as an etching mask. A metal is deposited on a gate recess region(37c) and the insulating layer to form a gate-electric field electrode layer(39).

Abstract translation: 目的：提供场效应晶体管及其制造方法，以通过不使用光刻工艺来提高生产率和稳定性。 构成：在基板（30）上形成有源层（31），盖层（32），欧姆金属层（33）和绝缘层（34）。 通过使用光致抗蚀剂图案作为蚀刻掩模蚀刻绝缘层。 金属沉积在栅极凹部区域（37c）和绝缘层上以形成栅极 - 电场电极层（39）。

公开(公告)号：KR101226955B1

公开(公告)日：2013-01-28

申请号：KR1020090123356

申请日：2009-12-11

Applicant: 한국전자통신연구원

Inventor： 안호균 ,  임종원 ,  윤형섭 ,  장우진 ,  김해천 ,  남은수

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L29/66462

Abstract: 본 발명은 전계 효과 트랜지스터의 제조 방법을 개시한다. 이 방법은 기판 상에 활성 층과 캡핑 층을 형성하고, 상기 캡핑 층 상에 소스 전극과 드레인 전극을 형성한다. 이후, 기판 상에 층간 절연막을 형성하고, 소스 전극과 드레인 전극 사이의 층간 절연막 상에서 비대칭적인 깊이의 제 1 개구부와 제 2 개구부를 갖는 레지스트 층들을 형성한다. 제 1 개구부는 층간 절연막을 노출시키고, 제 2 개구부는 상기 레지스트 층들 중 최하부 레지스트 층을 노출시킨다. 다음으로, 제 1 개구부 바닥의 층간 절연막과 제 2 개구부 바닥의 최하부 레지스트 층을 동시에 제거하여 상기 제 1 개구부 내에 캡핑 층을 노출시키고, 상기 제 2 개구부 내에 층간 절연막을 노출시킨다. 그리고, 제 1 개구부의 캡핑 층을 제거하여 활성 층을 노출 시킨 후, 기판 상에 금속 층을 증착하여 제 1 개구부와 제 2 개구부 내에 게이트 전극과 전계 전극을 동시에 형성할 수 있기 때문에 생산성을 향상시킬 수 있다. 마지막으로 레지스트 층들을 제거하여 상기 레지스트 층들 상의 금속 층을 리프트 오프 시킬 수 있다.
활성, 캡핑(capping), 개구부, 절연막, 리프트 오프(lift-off)

公开(公告)号：KR101211085B1

公开(公告)日：2012-12-12

申请号：KR1020090043174

申请日：2009-05-18

Applicant: 한국전자통신연구원

Inventor： 민봉기 ,  앨버트제이.피.티. ,  심재식 ,  박미란 ,  권용환 ,  남은수

IPC: H01L27/146

Abstract: 본발명에다른고유포토다이오드이미지센서는포토다이오드, 상기포토다이오드로부터의전자를집속하는확산영역, 상기포토다이오드와상기확산영역을연결하는트랜스퍼트랜지스터및 상기확산영역으로부터신호를득출하는득출회로를포함하는적어도 2개이상의단위화소를포함하는이미지센서에있어서, 이웃한상기단위화소는상기포토다이오드가서로이웃하도록대칭적으로배치되어하나의공유포토다이오드를형성한다. 따라서, 공유포토다이오드이미지센서는성능에제한을주는암전류를발생하는소자분리막를제거할뿐만아니라, 소자분리막과관련된기본적인최소설계요구조건(간격, 면적)을제거하여, 이러한영역을포토다이오드로사용할수 있거나, 추가적인화소스케일링에이용할수 있도록함으로써포토다이오드자체의스케일링한계를획기적으로개선하고, 화소의스케일링에도픽셀성능을유지할수 있도록한다.

公开(公告)号：KR1020120069127A

公开(公告)日：2012-06-28

申请号：KR1020100130537

申请日：2010-12-20

Applicant: 한국전자통신연구원

Inventor： 심재식 ,  김기수 ,  민봉기 ,  오명숙 ,  권용환 ,  남은수

IPC: H01L31/107 ,  H01L31/18 ,  H01L31/02

CPC classification number: H01L31/107 ,  H01L31/184 ,  Y02E10/544 ,  H01L31/02027 ,  H01L2924/12043

Abstract: PURPOSE: A method for manufacturing an avalanche photo diode is provided to improve process efficiency by forming a guard ring area and a junction area through one diffusion process. CONSTITUTION: An epitaxy wafer is formed on the front of a substrate. A protection layer for protecting a diffusion control layer is formed on a diffusion control layer(106). An etching unit(108) is formed by etching an amplification layer(105) with a preset depth from the protection layer. A first patterning unit is formed by patterning the protection layer. A junction area and a guard ring area are formed on the amplification layer by diffusing diffusion materials on the etching unit and the first patterning unit. The diffusion control layer and the protection layer are removed. A first electrode connected to the junction area is formed on the amplification layer. A second electrode is formed on the rear of the substrate.

Abstract translation: 目的：提供一种制造雪崩光电二极管的方法，通过一个扩散过程形成保护环面积和结面积来提高工艺效率。 构成：在基板的前部形成外延晶片。 用于保护扩散控制层的保护层形成在扩散控制层（106）上。 通过从保护层蚀刻具有预定深度的放大层（105）形成蚀刻单元（108）。 通过图案化保护层形成第一图案形成单元。 在扩散层上通过在扩散材料上扩散蚀刻单元和第一图案形成单元形成接合区域和保护环区域。 去除扩散控制层和保护层。 连接到结区的第一电极形成在放大层上。 第二电极形成在基板的后部。

公开(公告)号：KR101057114B1

公开(公告)日：2011-08-16

申请号：KR1020080123093

申请日：2008-12-05

Applicant: 한국전자통신연구원

Inventor： 이종민 ,  민병규 ,  김성일 ,  윤형섭 ,  이경호 ,  남은수

IPC: H01L29/72 ,  H01L29/70 ,  H01L29/73

Abstract: 화합물 반도체 바이폴라 트랜지스터 및 그 형성방법이 제공된다. 상기 화합물 반도체 바이폴라 트랜지스터는 기판 상의 컬렉터층, 컬렉터층 상의, 상기 컬렉터 층의 일부를 덮는 베이스층, 베이스층 상의, 상기 베이스층의 일부를 덮는 이미터층, 베이스층 상에 접촉된 하부전극, 베이스층 상의 한 쌍의 저항 전극, 하부전극을 덮는 유전막, 및 상기 하부전극과 대향되며, 상기 유전막 상에 배치되는 상부전극을 포함한다.
캐패시터, 저항

公开(公告)号：KR1020110065285A

公开(公告)日：2011-06-15

申请号：KR1020100073374

申请日：2010-07-29

Applicant: 한국전자통신연구원

Inventor： 민봉기 ,  심재식 ,  오명숙 ,  김기수 ,  권용환 ,  남은수

IPC: G01J1/44 ,  H01L27/146

CPC classification number: G11C27/024

Abstract: PURPOSE: A optical detector including the coupling capacitor is provided to control the movement characteristic deviation of each detectors easily by using the coupling capacitor and operating each avalanche photo diode with different bias voltage. CONSTITUTION: The optical detector(100) having a coupling capacitor includes: an avalanche photodiode(APD); a bias circuit(110); a detection circuit(120); and a coupling capacitor(Cc). The bias circuit offers the bias voltage(Vb) to one end of the avalanche photo diode. The detection circuit is connected to the other end of the avalanche photo diode and detects the photo current generated in the avalanche photo diode. The coupling capacitor is first of all connected to the fist or the other end of avalanche photo diode. The coupling voltage for driving the avalanche photo diode to the Geiger mode is offered. The coupling capacitor is formed into the fixed type. The size of the coupling voltage is varied according to the size of the overdrive voltage(Vod) offered to the coupling capacitor. The bias voltage is lower than the break down voltage of the avalanche photo diode.

Abstract translation: 目的：提供一个包括耦合电容的光学检测器，通过使用耦合电容器和操作具有不同偏置电压的每个雪崩光电二极管，轻松控制每个探测器的运动特性偏差。 构成：具有耦合电容器的光检测器（100）包括：雪崩光电二极管（APD）; 偏置电路（110）; 检测电路（120）; 和耦合电容器（Cc）。 偏置电路为雪崩光电二极管的一端提供偏置电压（Vb）。 检测电路连接到雪崩光电二极管的另一端，并检测在雪崩光电二极管中产生的光电流。 耦合电容器首先连接到雪崩光电二极管的第一端或另一端。 提供了将雪崩光电二极管驱动到盖革模式的耦合电压。 耦合电容器形成固定型。 耦合电压的大小根据提供给耦合电容器的过驱动电压（Vod）的大小而变化。 偏置电压低于雪崩光电二极管的击穿电压。

公开(公告)号：KR1020110052336A

公开(公告)日：2011-05-18

申请号：KR1020090109325

申请日：2009-11-12

Applicant: 한국전자통신연구원

Inventor： 임종원 ,  안호균 ,  강동민 ,  장우진 ,  지홍구 ,  윤형섭 ,  김해천 ,  남은수

IPC: H01L21/336

Abstract: PURPOSE: A method for manufacturing a transistor is provided to reduce resistance and parasitic capacitance by controlling the height of a Y-shaped gate electrode according to the thickness of a mold oxide layer with a trench and a depressed part. CONSTITUTION: A source electrode(11) and a drain electrode(12) are formed on a substrate(10). A mold oxide layer is formed on the substrate. A depressed part is formed on the upper side of the mold oxide layer between the source electrode and the drain electrode. A trench which exposes the substrate is formed by removing the mold oxide layer in the depressed part. A recess(26) is formed by removing the substrate exposed by the trench with a preset depth. A Y shaped gate electrode(30) is connected from the recess to the depressed part.

Abstract translation: 目的：提供一种用于制造晶体管的方法，通过根据具有沟槽和凹陷部分的模具氧化物层的厚度控制Y形栅电极的高度来降低电阻和寄生电容。 构成：在基板（10）上形成源电极（11）和漏电极（12）。 在基板上形成模具氧化物层。 在源电极和漏电极之间的模具氧化物层的上侧形成有凹部。 通过去除凹陷部分中的模制氧化物层来形成暴露基板的沟槽。 通过以预设深度去除由沟槽暴露的衬底而形成凹部（26）。 Y形栅电极（30）从凹部连接到凹部。

公开(公告)号：KR1020110044453A

公开(公告)日：2011-04-29

申请号：KR1020090101134

申请日：2009-10-23

Applicant: 한국전자통신연구원

Inventor： 윤천주 ,  권용환 ,  김종회 ,  최중선 ,  최광성 ,  허경우 ,  남은수

IPC: H04B10/2581 ,  H04B10/50 ,  H04B10/60

CPC classification number: H04L25/0226 ,  H04B10/532 ,  H04B10/548 ,  H04J14/06 ,  H04L27/2613

Abstract: PURPOSE: A polarization division multiplexed optical OFDM(Orthogonal Frequency Division Multiplexing) transceiver is provided to improve the allowed value due to a non linear effect by reducing electric power difference between adjacent training symbols. CONSTITUTION: A data separation unit multiplexes a transmission signal into a plurality of groups. A training signal generation unit(160) allocates a plurality of training symbols about each OFDM data. The training signal generation unit allocates consecutive data at a time domain about each training symbols in order to generate '0'. A polarization multiplex unit(180) outputs polarization division multiplexed optical OFDM signal corresponding to each polarization component by performing polarization division multiplexing.

Abstract translation: 目的：提供一种偏振分复用光OFDM（正交频分复用）收发器，通过减少相邻训练符号之间的电功率差异来提高由非线性效应引起的允许值。 构成：数据分离单元将发送信号复用为多个组。 训练信号生成单元（160）分配关于每个OFDM数据的多个训练符号。 训练信号生成单元在时域上分配关于每个训练符号的连续数据，以生成“0”。 极化复用单元（180）通过进行极化分割复用来输出与各极化分量对应的偏振复用光OFDM信号。

公开(公告)号：KR1020100061283A

公开(公告)日：2010-06-07

申请号：KR1020090028546

申请日：2009-04-02

Applicant: 한국전자통신연구원

Inventor： 김성일 ,  이종민 ,  민병규 ,  이경호 ,  윤형섭 ,  남은수

IPC: H03F1/30 ,  H03F3/20

CPC classification number: H03F1/0211 ,  H03F1/302 ,  H03F3/191

Abstract: PURPOSE: A bias circuit of a power amplifier is provided to control a bias current by controlling bias resistance or a bias control current. CONSTITUTION: A bias circuit comprises a reference voltage terminal(10), a bias terminal(20), and an output terminal(30). The reference voltage terminal is connected to a bias resistance. The bias resistance is connected to a first capacitor, a base of a first transistor, a collector of a second transistor, and a base of a third transistor. The bias terminal is connected to the first capacitor and the collector of the first transistor. The output terminal is connected to the collector of the third transistor. The output terminal is connected to a power amplifier in order to transfer a bias current.

Abstract translation: 目的：提供功率放大器的偏置电路，通过控制偏置电阻或偏置控制电流来控制偏置电流。 构成：偏置电路包括参考电压端子（10），偏置端子（20）和输出端子（30）。 参考电压端子连接到偏置电阻。 偏置电阻连接到第一电容器，第一晶体管的基极，第二晶体管的集电极和第三晶体管的基极。 偏置端子连接到第一晶体管的第一电容器和集电极。 输出端子连接到第三晶体管的集电极。 输出端子连接到功率放大器以传送偏置电流。