公开(公告)号：KR1020060013283A

公开(公告)日：2006-02-09

申请号：KR1020040062178

申请日：2004-08-06

Applicant: 삼성전자주식회사

Inventor： 권종완 ,  김성태 ,  김영선 ,  유차영 ,  남갑진 ,  최한메 ,  박기연 ,  최재형 ,  박영근 ,  이종철

IPC: H01L21/8242

Abstract: 유전막 증착 전/후에 플라즈마 처리를 수반하는 반도체 장치의 커패시터 제조방법에서, 콘택플러그 등이 구비된 반도체 기판 상에 하부전극을 형성하고, 상기 하부전극이 형성된 전체 구조물 상에 제1 플라즈마 처리를 수행하여 상기 하부전극 표면 부위를 전처리막으로 형성한다. 상기 하부전극 및 상기 하부 구조물 상에 유전막을 연속적으로 증착하고 상기 유전막 상에 제2 및 제3 플라즈마 처리를 차례로 수행한 후, 상기 유전막 상에 상부전극을 형성한다. 한편, 상기 유전막은 원자층 증착(ALD)방법에 의해 증착된 제1 및 제2 유전막으로 형성되고, 상기 유전막들의 증착 후 플라즈마 처리를 포함한다. 따라서, 상기와 같은 커패시터 제조방법은 유전막의 증착 전/후에 플라즈마 처리를 수행하므로써 유전막의 증착시 단차도포성의 향상과 유전막에 대한 플라즈마 데미지의 최소화 및 유전막의 누설전류를 방지하여 커패시터의 전기적 특성을 향상시킬 수 있다.

公开(公告)号：KR1020060013282A

公开(公告)日：2006-02-09

申请号：KR1020040062177

申请日：2004-08-06

Applicant: 삼성전자주식회사

Inventor： 임기빈 ,  김성태 ,  김영선 ,  최한메

IPC: H01L21/205 ,  H01L21/02

CPC classification number: C23C16/4412 ,  C23C16/45544

Abstract: 원자층 적층에서의 공정 가스 배기 방법이 개시된다. 공정 가스 배기 방법은 먼저 반응 챔버로 유입한 공정 가스를 제1 속도로 배기시키면서 원자층 적층을 수행한다. 그 후, 원자층 적층을 수행하면서 공정 가스 중에서 미반응 가스를 제2 속도로 배기시킨다. 이에 따라, 공정 단계별로 공정 가스의 배기 속도를 변화시켜 원자층 적층에서 공정 시간의 단축, 증착막의 특성 향상 등의 효과를 갖는다.

公开(公告)号：KR100521380B1

公开(公告)日：2005-10-12

申请号：KR1020030034497

申请日：2003-05-29

Applicant: 삼성전자주식회사

Inventor： 박인성 ,  박영욱 ,  김명진 ,  임은택 ,  최한메 ,  김경석 ,  이병근

IPC: H01L21/205

CPC classification number: C23C16/45531 ,  C23C16/403 ,  C23C16/45527 ,  C23C16/45561

Abstract: 박막 증착 방법을 제공한다. 이 방법은 제1 유량의 불활성 가스를 운반가스로 반응물질을 반응챔버 내에 공급하여 기판 상에 반응물질을 화학흡착(chemisorption)시키고 2단계 퍼지를 실시한다. 제1 퍼지 단계는 제1 유량의 불활성 가스를 공급하여 반응챔버 및 반응물질 공급라인을 퍼지하고, 제2 퍼지 단계는 제1 유량보다 많은 제2 유량의 불활성 가스를 공급하여 반응챔버를 퍼지한다. 제1 유량의 불활성 가스 및 제2 유량의 불활성 가스는 서로 다른 경로를 통하여 공급될 수 있다.

公开(公告)号：KR1020040099891A

公开(公告)日：2004-12-02

申请号：KR1020030032023

申请日：2003-05-20

Applicant: 삼성전자주식회사

Inventor： 박인성 ,  김재웅 ,  박영욱 ,  최한메 ,  김경석 ,  이병근 ,  임은택

IPC: H01L21/205

Abstract: PURPOSE: A method of forming a thin film and an apparatus for the same are provided to improve the uniformity of thickness in the thin film by performing alternately a first thin film forming process and a second thin film forming process on a substrate. CONSTITUTION: A substrate is loaded in a chamber(100). A first thin film is formed on the substrate by introducing a first process gas to a first direction(105) in the chamber. A second thin film is formed on the first thin film by introducing a second process gas to a second direction(106) in the chamber. At this time, the second direction is opposite to the first direction. The first and second direction are horizontal direction to the substrate.

Abstract translation: 目的：提供一种形成薄膜的方法及其装置，以通过在基板上交替执行第一薄膜形成工艺和第二薄膜形成工艺来改善薄膜厚度的均匀性。 构成：衬底被装载在腔室（100）中。 通过向腔室中的第一方向（105）引入第一处理气体，在基板上形成第一薄膜。 通过将第二处理气体引入室中的第二方向（106），在第一薄膜上形成第二薄膜。 此时，第二方向与第一方向相反。 第一和第二方向是与衬底的水平方向。

公开(公告)号：KR1020040062243A

公开(公告)日：2004-07-07

申请号：KR1020030000030

申请日：2003-01-02

Applicant: 삼성전자주식회사

Inventor： 최한메 ,  박영욱 ,  임은택 ,  강동조 ,  김경석

IPC: H01L21/20

CPC classification number: H01L21/28194 ,  H01L29/513 ,  H01L29/517

Abstract: PURPOSE: A method for forming a compound layer of a semiconductor device, a capacitor using the same, and a method for forming a gate insulating layer are provided to change the temperature by controlling an interval between a stage and a substrate. CONSTITUTION: A stage including a lift pin(22) for supporting a substrate is prepared. The substrate(21) is supported by the lift pin of the stage(20). The first interval is formed between the stage and the substrate in order to maintain the temperature of the substrate at the first temperature by performing a temperature transmission process. The first layer is formed on the substrate under the process condition of the first temperature. The second interval is formed between the stage and the substrate in order to maintain the temperature of the substrate at the second temperature by performing the temperature transmission process.

Abstract translation: 目的：提供一种形成半导体器件的化合物层的方法，使用该化合物层的电容器和形成栅极绝缘层的方法，以通过控制载物台与基底之间的间隔来改变温度。 构成：准备包括用于支撑基板的升降销（22）的台架。 基板（21）由台（20）的升降销支撑。 通过进行温度传递处理，在载台和基板之间形成第一间隔，以便将基板的温度保持在第一温度。 第一层在第一温度的工艺条件下形成在衬底上。 通过进行温度传递过程，在载物台和基板之间形成第二间隔，以便将基板的温度保持在第二温度。

公开(公告)号：KR1020030073934A

公开(公告)日：2003-09-19

申请号：KR1020020013720

申请日：2002-03-14

Applicant: 삼성전자주식회사

Inventor： 정정희 ,  김영선 ,  최한메 ,  이윤정

IPC: H01L21/8242

CPC classification number: H01L28/57 ,  H01L21/76802

Abstract: PURPOSE: A method for fabricating a semiconductor device with capacitors is provided to remarkably reduce metal contact resistance by forming a metal contact hole exposing an upper electrode using a high dielectric layer and by using a process for reducing the exposed upper electrode. CONSTITUTION: A lower electrode(87), a dielectric layer(89) and the upper electrode are sequentially stacked on a semiconductor substrate(81) to form a capacitor. An upper interlayer dielectric is formed on the entire surface of the semiconductor substrate having the capacitor. The upper interlayer dielectric is patterned to form a metal contact hole exposing a predetermined region of the upper electrode. The upper electrode exposed by the metal contact hole is reduced to decrease the quantity of oxygen inside the upper electrode.

Abstract translation: 目的：提供一种用于制造具有电容器的半导体器件的方法，通过形成使用高介电层暴露上电极的金属接触孔和通过使用减少暴露的上电极的工艺来显着降低金属接触电阻。 构成：在半导体基板（81）上依次堆叠下电极（87），电介质层（89）和上电极，形成电容器。 在具有电容器的半导体衬底的整个表面上形成上层间电介质。 图案化上层间电介质以形成暴露上电极的预定区域的金属接触孔。 由金属接触孔暴露的上部电极减少，从而减少上部电极内部的氧气量。

公开(公告)号：KR102171263B1

公开(公告)日：2020-10-28

申请号：KR1020140109041

申请日：2014-08-21

Applicant: 삼성전자주식회사

Inventor： 마노롯쿨와닛 ,  신중한 ,  구봉진 ,  최한메 ,  미쿨리크드미트리

IPC: H01L27/115 ,  H01L21/8247 ,  H01L21/20

公开(公告)号：KR102065684B1

公开(公告)日：2020-01-13

申请号：KR1020130045183

申请日：2013-04-24

Applicant: 삼성전자주식회사

Inventor： 양상렬 ,  정순욱 ,  김경섭 ,  유영섭 ,  정병홍 ,  최한메

IPC: H01L27/108 ,  H01L21/8242

公开(公告)号：KR101865626B1

公开(公告)日：2018-06-11

申请号：KR1020110116174

申请日：2011-11-09

Applicant: 삼성전자주식회사

Inventor： 강종훈 ,  구봉진 ,  김태곤 ,  최한메 ,  김기철 ,  조은영

IPC: H01L21/20

CPC classification number: H01L21/02433 ,  H01L21/02529 ,  H01L21/02532 ,  H01L21/0262 ,  H01L21/02639 ,  H01L21/268 ,  H01L21/324 ,  H01L29/045

Abstract: 박막구조물및 그제조방법에서, 박막구조물은기판상에형성된블록킹패턴과, 상기블록킹패턴사이의기판상에구비되고노출되는면이모두 (100) 면인단결정반도체막을포함한다. 상기박막구조물에포함된단결정반도체막은깍여진측면부없이균일한결정성을갖는다.

公开(公告)号：KR1020170140840A

公开(公告)日：2017-12-22

申请号：KR1020160073138

申请日：2016-06-13

Applicant: 삼성전자주식회사

Inventor： 박홍범 ,  최한메 ,  박재영 ,  임승현 ,  정성훈

IPC: H01L29/78 ,  H01L29/66 ,  H01L29/51

CPC classification number: H01L29/7854 ,  H01L21/28158 ,  H01L21/823431 ,  H01L21/823462 ,  H01L27/0886 ,  H01L29/0657 ,  H01L29/408 ,  H01L29/42364 ,  H01L29/513 ,  H01L29/7851 ,  H01L29/7853

Abstract: 게이트유전구조체를갖는반도체소자를제공한다. 이반도체소자는기판상에배치되는핀 활성영역을포함한다. 상기핀 활성영역은하부영역, 상기하부영역상의중간영역및 상기중간영역상의상부영역을포함하고, 상기중간영역은상기상부영역의측면들보다완만한경사의측면들을갖는다. 상기핀 활성영역의상기하부영역의측면상에아이솔레이션영역이배치된다. 상기핀 활성영역과교차하며상기아이솔레이션영역상으로연장되는게이트전극구조체가배치된다. 산화산화물층(oxidation oxide layer) 및증착산화물층(deposition oxide layer)을구비하며상기핀 활성영역의상기상부영역의폭의절반크기보다두꺼운게이트유전구조체가배치된다. 상기증착산화물층은상기게이트전극구조체와상기핀 활성영역사이, 및상기게이트전극구조체와상기아이솔레이션영역사이에배치되고, 상기산화산화물층은상기핀 활성영역과상기증착산화물층 사이에배치된다.

Abstract translation: 提供具有栅极电介质结构的半导体器件。 离子导体元件包括设置在衬底上的pin有源区。 pin有源区域包括下部区域，下部区域上的中间区域以及中间区域上的上部区域，其中中间区域具有比上部区域的侧面更平缓的侧视图。 隔离区域设置在引脚有源区的底部区域的一侧上。 设置栅极电极结构，所述栅极电极结构与pin有源区相交并且在隔离区上方延伸。 设置具有氧化物氧化物层和沉积氧化物层并且厚于引脚有源区的上部区域的一半宽度的栅极电介质结构。 沉积氧化物层设置在栅极电极结构和pin有源区之间以及栅极电极结构和隔离区之间，并且氧化物氧化物层设置在pin有源区和沉积氧化物层之间。