公开(公告)号：KR1020140035652A

公开(公告)日：2014-03-24

申请号：KR1020120102157

申请日：2012-09-14

Applicant: 삼성전기주식회사 ,  성균관대학교산학협력단

Inventor： 문성재 ,  김진수 ,  남효승 ,  서수정 ,  곽준호 ,  박태석 ,  류창섭

IPC: H01L21/768 ,  H05K3/40

Abstract: The present invention relates to a printed circuit board including a first conductive layer and a via part electrically connected to the first conductive layer, and the shortest distance from the via part and an interface of the first conductive layer to a bottom surface of the first conductive layer is shorter than a height of the first conductive layer.

Abstract translation: 本发明涉及一种印刷电路板，其包括第一导电层和电连接到第一导电层的通孔部分，并且与第一导电层的通孔部分和界面到第一导电层的底表面的最短距离 层比第一导电层的高度短。

公开(公告)号：KR101278591B1

公开(公告)日：2013-06-25

申请号：KR1020110051046

申请日：2011-05-30

Applicant: 성균관대학교산학협력단

Inventor： 김진수 ,  이영재

IPC: G06F12/00 ,  G11C16/06

Abstract: 개시된 기술은 플래시 메모리 시스템 및 그 동작 방법에 관한 것이다.
개시된 기술은 상위 계층이 버퍼캐시를 이용하여 플래시 메모리의 데이터를 수정하는 경우, 상기 데이터의 섹터정보를 추출하는 섹터정보 추출부; 상기 섹터정보 추출부로부터 추출된 상기 섹터정보를 플래시 변환 계층이 인식할 수 있도록 변환하는 섹터정보 변환 인터페이스; 및 상기 섹터정보 변환 인터페이스로부터 변환된 상기 섹터정보를 기초로 상기 플래시 메모리를 관리하는 플래시 변환 계층을 포함하는 플래시 메모리 시스템이다.

公开(公告)号：KR1020130066720A

公开(公告)日：2013-06-21

申请号：KR1020110133321

申请日：2011-12-13

Applicant: 삼성전자주식회사 ,  성균관대학교산학협력단

Inventor： 우영재 ,  김진수 ,  이동기 ,  이진혁

IPC: G11C16/06 ,  G11C16/22 ,  G11C29/42

CPC classification number: G11C16/06 ,  G06F11/1068 ,  G11C29/42

Abstract: PURPOSE: A memory controller and an operation method thereof are provided to reduce the power of the memory controller by adaptively controlling error correction capability according to the number of corrected error bits of a nonvolatile memory device. CONSTITUTION: Error bits are detected from data outputted from a nonvolatile memory device, and the detected error bits are corrected(S10). An error correction level by block of the nonvolatile memory device is controlled according to the number of corrected error bits(S30). The error correction level is the level indicating how many error bits can be corrected per each block. [Reference numerals] (S10) Correct error bits; (S20) Number of the corrected error bits > threshold value; (S30) Control an error correction level; (S40) Maintain the error correction level

Abstract translation: 目的：提供一种存储器控制器及其操作方法，以通过根据非易失性存储器件的校正错误位的数量自适应地控制纠错能力来降低存储器控制器的功率。 构成：从非易失性存储装置输出的数据检测错误位，校正检测出的错误位（S10）。 非易失性存储器件的纠错等级按照校正误差位数被控制（S30）。 纠错级别是指示每个块可以校正多少个错误位的电平。 （附图标记）（S10）正确的错误位; （S20）校正误差位数>阈值; （S30）控制纠错水平; （S40）维持纠错等级

公开(公告)号：KR101013434B1

公开(公告)日：2011-02-14

申请号：KR1020080029203

申请日：2008-03-28

Applicant: 성균관대학교산학협력단

Inventor： 김진수 ,  서수정 ,  박인수 ,  나성훈 ,  임승규 ,  김태성

IPC: H05K9/00 ,  H01J11/44

Abstract: 본 발명은 전자파 차폐필터의 제조방법 및 전자파 차폐필터의 구조에 관한 것으로, 본 발명에 따른 전자파 차폐필터의 제조방법은, 절연되는 투명재질을 가지며, 상부면에 일정깊이 및 일정폭으로 메쉬(mesh) 구조의 리세스(recess)가 형성된 베이스 기판을 형성하는 단계와; 상기 베이스 기판의 상부면에 제1도전물질을 증착하여 제1도전막을 형성하는 단계와; 상기 베이스 기판을 일정각도로 기울인 상태에서 회전상태로 드라이 에칭공정을 실시하여, 상기 리세스의 바닥면과 측면 일부, 또는 상기 리세스의 바닥면을 제외한 나머지 부분의 상기 제1도전막을 제거하는 단계와; 상기 리세스의 바닥면에 남아있는 상기 제1도전막을 시드층(seed layer)으로 하여, 제2도전물질이 상기 리세스의 내부를 채우도록 전기도금공정을 수행하는 단계를 구비한다. 본 발명에 따르면, 별도의 포토공정이 없이 베이스 기판을 기울여서 에칭공정을 수행하고 전기도금 공정을 수행함에 의해 간단하면서도 질적으로 우수한 전자파 차폐필터를 제조할 수 있는 효과가 있다.
전자파, 차폐, 필터, 임프린트, 전기도금, 이온에칭

公开(公告)号：KR1020100135469A

公开(公告)日：2010-12-27

申请号：KR1020090053852

申请日：2009-06-17

Applicant: 성균관대학교산학협력단

Inventor： 서수정 ,  임승규 ,  나성훈 ,  김진수 ,  김종천 ,  김태성 ,  주범석 ,  이광근 ,  장재권

IPC: H01C10/32 ,  H01C1/012

Abstract: PURPOSE: A high resistance cermet resistor and a forming method thereof are provided to prevent hypoxia by selectively performing anodizing process after a deposition process. CONSTITUTION: A first photoresist pattern is formed on a substrate(10). A metal electrode(30) is deposited on the front of a substrate. A first photo resistor pattern is removed from the substrate. A second photo resist pattern is formed on the substrate without a resistor formation position. A mixture is deposited on the front of the substrate and is made of active material and stable metal. A cermet resistor(60) is formed by anodizing the mixture. A second photoresist pattern is removed from the substrate.

Abstract translation: 目的：提供高电阻金属陶瓷电阻器及其形成方法，以在沉积工艺之后选择性地进行阳极氧化处理来防止缺氧。 构成：在衬底（10）上形成第一光致抗蚀剂图案。 金属电极（30）沉积在基板的前面。 从衬底去除第一光电阻图案。 在基板上形成第二光刻胶图案，而不形成电阻器形成位置。 混合物沉积在基材的前面，并由活性材料和稳定的金属制成。 通过阳极氧化混合物形成金属陶瓷电阻（60）。 从衬底去除第二光致抗蚀剂图案。

公开(公告)号：KR1020090124700A

公开(公告)日：2009-12-03

申请号：KR1020080051056

申请日：2008-05-30

Applicant: 성균관대학교산학협력단

Inventor： 서수정 ,  김진수 ,  박인수 ,  이광근 ,  최우성 ,  임승규

IPC: H01L21/28

CPC classification number: Y02P80/30 ,  H01L21/76873 ,  H01L21/2885 ,  H01L21/76865

Abstract: PURPOSE: A fabrication method of electrode for selective plating process is provided to selectively form the plating electrode on the groove by removing the seed layer. CONSTITUTION: The metal seed layer(20) is formed in the substrate(10) surface in which groove is formed. The roller(30) is close to the surface of the substrate in which the metal seed layer is formed to remove the metal seed layer. The roller is arranged in the upper side and lower side of the substrate. The distance between the up-down rollers can be controlled. The speed of rotation of roller can be controlled. The material of roller is rubber.

Abstract translation: 目的：提供一种用于选择性电镀工艺的电极的制造方法，通过去除种子层来选择性地在沟槽上形成电镀电极。 构成：金属种子层（20）形成在形成有槽的基板（10）表面中。 辊（30）靠近形成有金属种子层的基板的表面以去除金属种子层。 辊布置在基板的上侧和下侧。 可以控制上下辊之间的距离。 可以控制滚筒的旋转速度。 辊子的材料是橡胶。

公开(公告)号：KR1020090098538A

公开(公告)日：2009-09-17

申请号：KR1020080023992

申请日：2008-03-14

Applicant: 성균관대학교산학협력단

Inventor： 서수정 ,  김진수 ,  박인수 ,  나성훈 ,  임승규 ,  김태성

IPC: C25D3/38

CPC classification number: C25D3/38

Abstract: A method for releasing deposit stress in Cu electroplating and a Cu plating bath using the same are provided to remove electroplating stress generated on a Cu deposition layer by applying an additive to the Cu plating bath for electroplating. A method for releasing deposit stress in Cu electroplating comprises the steps of preparing a cathode and an anode and a Cu plating bath, applying an additive for releasing electroplating stress to the Cu plating bath, dipping the cathode and the anode in the Cu plating bath, applying direct current density of 20mA/cm^2 between the anode and the cathode at the room temperature, and performing Cu electroplating until the thickness of the deposited copper has reached about 5~6mum. The additive includes thiourea of 0.0002~0.0006M. The Cu plating bath is mainly composed of copper sulfate and copper.

Abstract translation: 提供了一种用于释放Cu电镀中的沉积应力的方法和使用其的Cu电镀浴，以通过向用于电镀的Cu电镀浴中施加添加剂来除去在Cu沉积层上产生的电镀应力。 一种用于在Cu电镀中释放沉积应力的方法包括以下步骤：制备阴极和阳极以及镀铜浴，向Cu镀浴施加用于释放电镀应力的添加剂，将阴极和阳极浸入Cu镀浴中， 在室温下在阳极和阴极之间施加20mA / cm 2的直流电流密度，并执行Cu电镀，直到沉积的铜的厚度达到约5〜6μm。 添加剂包括0.0002〜0.0006M的硫脲。 镀铜浴主要由硫酸铜和铜组成。

公开(公告)号：KR101699779B1

公开(公告)日：2017-01-26

申请号：KR1020100100464

申请日：2010-10-14

Applicant: 삼성전자주식회사 ,  성균관대학교산학협력단

Inventor： 이재수 ,  안정상 ,  김진수 ,  정다운

IPC: G06F12/02 ,  G06F13/16 ,  G11C16/10

CPC classification number: G06F12/0246 ,  G06F2212/7201

Abstract: 본발명의복수의페이지들을포함하는플래시메모리의트리구조에기반한색인방법은, 리프노드내 엔트리및 리프노드를지정하는인덱스노드내 엔트리를동일한페이지에저장하되, 페이지에저장되는리프노드내 엔트리들의수 및인덱스노드내 엔트리들의수에근거하여페이지에서리프노드내 엔트리및 상기인덱스노드내 엔트리가각각저장될수 있는최대개수를변경한다.

Abstract translation: 索引方法基于闪存的树结构，其包括多个页面。 索引方法将叶节点中的条目和指定叶节点的索引节点中的条目存储在同一页中，并且更改存储在页的叶节点中的最大条目数和最大条目数 其分别基于叶节点中的条目数量和索引节点中的条目数量存储在页面的索引节点中。

公开(公告)号：KR101522534B1

公开(公告)日：2015-05-26

申请号：KR1020130126698

申请日：2013-10-23

Applicant: (주)창성 ,  성균관대학교산학협력단

Inventor： 이경섭 ,  최현석 ,  서수정 ,  김진수 ,  조영래

IPC: B32B15/08

Abstract: 본원발명은제 1 기판의일면을표면처리하는단계, 상기표면처리된제 1 기판의일면상에금속박막을형성하는단계, 상기금속박막상에접착성캐리어필름을부착하는단계, 상기접착성캐리어필름에물리적인힘을인가하여상기금속박막(120)을상기제 1 기판(110)으로부터분리하는단계를포함하여금속박막을포함하는캐리어필름을제조하는것이가능할것이다. 또한, 상기표면처리된제 1 기판의일면상에금속박막을형성하는단계, 상기금속박막상에접착성캐리어필름을부착하는단계사이에상기금속박막표면에드라이필름레지스트(Dry Film Resist, DFR)를코팅하는단계, 상기드라이필름레지스트(DFR)를패터닝하는단계, 상기패터닝된드라이필름레지스트(DFR)를이용하여하부의상기금속박막을가공하는단계, 상기드라이필름레지스트(DFR)를제거하는단계를더 포함하는것도가능할것이다. 이를통해젖음성이좋지않은기판에금속박막을형성시킬수 있고, 기판으로부터금속박막을손상없이용이하게분리할수 있다. 또한, 금속박막이부착된캐리어필름은유연한재질이기때문에, 롤투롤공정을사용하여저렴한비용으로기판에금속박막을형성시킬수 있다. 마지막으로드라이필름레지스트(DFR)을패터닝하는방법을이용하여금속박막을패터닝하는것이가능하다.

公开(公告)号：KR1020120100108A

公开(公告)日：2012-09-12

申请号：KR1020110018777

申请日：2011-03-03

Applicant: 성균관대학교산학협력단

Inventor： 서수정 ,  이창형 ,  김택유 ,  나성훈 ,  김진수 ,  임승규 ,  장주희 ,  장경정

IPC: C25D3/56 ,  C25D7/00

CPC classification number: C25D3/562 ,  C25D7/00

Abstract: PURPOSE: A manufacturing method of a CoP alloy thin film and a perpendicular magnetic recording medium are provided to obtain a CoP alloy thin film with high perpendicular anisotropy and rectangularity ratio, which can be applied to a perpendicular magnetic recording medium, by employing an additive in an electroplating process. CONSTITUTION: A manufacturing method of a CoP alloy thin film comprises the steps of: dipping a substrate with a seed layer in plating solution including saccharine(C7H5NO3S) of 20-50mM and implementing electroplating for forming a CoP alloy thin film. The plating solution comprises Co(NH2SO3)2 of 0.1M, (NH4)2C6H6O7 of 0.1M, NH2CH2COOH of 0.1M, and Na2H2PO2·H2O of 0.1M.

Abstract translation: 目的：提供CoP合金薄膜和垂直磁记录介质的制造方法，以获得具有高垂直各向异性和矩形比的CoP合金薄膜，其可以应用于垂直磁记录介质，通过使用添加剂 电镀工艺。 构成：CoP合金薄膜的制造方法包括以下步骤：将含有种子层的基材浸入包括20-50mM的糖精（C7H5NO3S）的镀液中，并实施用于形成CoP合金薄膜的电镀。 电镀液由0.1M的Co（NH2SO3）2，0.1M的（NH4）2C6H6O7，0.1M的NH2CH2COOH和0.1M的Na2H2PO2·H2O组成。