公开(公告)号：DE102019122888B4

公开(公告)日：2024-09-26

申请号：DE102019122888

申请日：2019-08-27

Applicant: INFINEON TECHNOLOGIES AG

Inventor： FUERGUT EDWARD ,  KOCH PHILIPP SEBASTIAN ,  PINDL STEPHAN ,  SCHULZE HANS-JOACHIM

IPC: H01L23/29 ,  H01L21/31

Abstract: Leistungshalbleitervorrichtung (1), umfassend:- einen Halbleiterkörper (10), der eine Vorderseitenoberfläche (10-1) aufweist; und- eine erste Passivierungsschicht (15-1), die oberhalb der Vorderseitenoberfläche (10-1) angeordnet ist, wobei die erste Passivierungsschicht (15-1) eine polykristalline Diamantschicht ist; wobei- die polykristalline Diamantschicht (15-1) Kristalle mit einem Durchmesser von wenigstens 10 nm umfasst;- die polykristalline Diamantschicht (15-1) eine Wärmeleitfähigkeit von wenigstens 1200 W/(K m) aufweist;- die polykristalline Diamantschicht (15-1) wenigstens teilweise oberhalb einer Randabschlussstruktur (13) der Leistungshalbleitervorrichtung (1) angeordnet ist;- eine zweite Passivierungsschicht (15-2) zwischen der ersten Passivierungsschicht (15-1) und der Vorderseitenoberfläche (10-1) angeordnet ist; wobei die zweite Passivierungsschicht (15-2) wenigstens eines der folgenden Materialien umfasst: Oxid, amorpher Kohlenstoff, amorphes Silicium, amorphes Siliciumcarbid, Nitrid; und wobei.- eine dritte Passivierungsschicht (15-3) oberhalb der polykristallinen Diamantschicht (15-1) angeordnet ist, wobei die dritte Passivierungsschicht (15-3) eine Polyimidschicht, eine Oxidschicht und/oder eine Nitridschicht umfasst.

公开(公告)号：DE102013112592B4

公开(公告)日：2022-09-01

申请号：DE102013112592

申请日：2013-11-15

Applicant: INFINEON TECHNOLOGIES AG

Inventor： FUERGUT EDWARD ,  HOEGLAUER JOSEF ,  OTREMBA RALF ,  ROEMER BERND ,  SCHIESS KLAUS ,  SCHLOEGEL XAVER ,  SCHREDL JÜRGEN

IPC: H01L23/31 ,  H01L21/58 ,  H01L21/60

Abstract: Chipanordnung (322), die Folgendes aufweist:einen Träger (304) mit einer ersten Trägerseite (536) undeiner zweiten Trägerseite (738);einen Chip (302), der mindestens teilweise von einem ersten Kapselungsmaterial (316) umgeben ist, wobei ein Kontaktpad (314A) des Chips (302) über einem Träger (304) angeordnet ist und diesen elektrisch kontaktiert, wobei das erste Kapselungsmaterial (316) über der ersten Trägerseite (536) und der zweiten Trägerseite (738) ausgebildet ist, undwobei das erste Kapselungsmaterial (316) die Seitenwände mindestens eines Hohlraums (344) auf der zweiten Trägerseite (738) bildet; undein zumindest teilweise über dem ersten Kapselungsmaterial (316) und/oder dem Träger (304) ausgebildetes zweites Kapselungsmaterial (318), wobei das zweite Kapselungsmaterial (318) in dem Hohlraum (344) über der zweiten Trägerseite (738) ausgebildet ist, und wobei das erste Kapselungsmaterial (316) und das zweite Kapselungsmaterial (318) jeweils verschiedene elektrisch isolierende Materialien aufweisen.

公开(公告)号：DE102013101327B4

公开(公告)日：2019-02-07

申请号：DE102013101327

申请日：2013-02-11

Applicant: INFINEON TECHNOLOGIES AG

Inventor： FUERGUT EDWARD ,  MAHLER JOACHIM

IPC: H01L21/60 ,  H01L21/306 ,  H01L21/56 ,  H01L23/28 ,  H01L23/48

Abstract: Verfahren zum Herstellen eines oder mehrerer HalbleiterBauelemente, wobei das Verfahren Folgendes umfasst:Bereitstellen eines oder mehrerer Halbleiterchips mit jeweils einer ersten Hauptfläche und einer zweiten Hauptfläche gegenüber der ersten Hauptfläche, wobei der oder die Halbleiterchips jeweils ein elektrisches Bauelement bei der ersten Hauptfläche umfasst; undselektives Entfernen von Material von dem oder den Halbleiterchips an der zweiten Hauptfläche mit Ausnahme eines vordefinierten Abschnitts, so dass an der zweiten Hauptfläche eine nicht planare Oberfläche zurückbleibt, weiterhin umfassend das Aufbringen einer Kapselungsschicht über dem oder den Halbleiterchips vor dem selektiven Entfernen des Materials von dem Halbleiterchip an der zweiten Hauptfläche, wobei das Aufbringen der Kapselungsschicht das Aufbringen der Kapselungsschicht auf die erste Hauptfläche und die erste Hauptfläche und die zweite Hauptfläche verbindende Seitenflächen umfasst, so dass die Kapselungsschicht eine erste Hauptfläche, die der ersten Hauptfläche des oder der Halbleiterchips zugewandt ist, und eine zweite Hauptfläche, die koplanar zu der zweiten Hauptfläche des oder der Halbleiterchips verläuft, umfasst.

公开(公告)号：DE102013102893B4

公开(公告)日：2018-01-25

申请号：DE102013102893

申请日：2013-03-21

Applicant: INFINEON TECHNOLOGIES AG

Inventor： FUERGUT EDWARD ,  HOSSEINI KHALIL ,  MAHLER JOACHIM

IPC: H01L21/60 ,  H01L21/56 ,  H01L21/58 ,  H01L23/48

Abstract: Verfahren zum Verkapseln eines elektronischen Schaltkreises, das Verfahren aufweisend: • Anordnen eines elektronischen Schaltkreises (104) und eines vorgefertigten Metallblockes (106) benachbart zueinander auf einem Träger (334); • Anordnen einer Abdeckungsstruktur (336) über dem Metallblock (106) und dem elektronischen Schaltkreis (104) auf einer Seite gegenüberliegend dem Träger (334); • Einfügen eines Verkapselungsmaterials (108) zwischen dem Metallblock (106) und dem elektronischen Schaltkreis (104); • Entfernen der Abdeckungsstruktur (336) und des Trägers (334); und • Befestigen eines ersten Leiterrahmens (112) auf mindestens einer ersten Seite des elektronischen Schaltkreises (104) mittels eines elektrisch leitfähigen Mediums (1321) derart, dass der erste Leiterrahmen (112) elektrisch mindestens einen ersten Kontakt des elektronischen Schaltkreises (104) und den Metallblock (106) kontaktiert; und • Befestigen eines zweiten Leiterrahmens (118) auf mindestens einer zweiten Seite (124) des elektronischen Schaltkreises (104) mittels eines elektrisch leitfähigen Mediums (1322) derart, dass der zweite Leiterrahmen (118) elektrisch mindestens einen zweiten Kontakt (122) des elektronischen Schaltkreises (104) und den Metallblock (106) kontaktiert, • wobei die zweite Seite (124) gegenüberliegend der ersten Seite (116) ist, und • wobei das Befestigen des ersten Leiterrahmens (112) und das Befestigen des zweiten Leiterrahmens (118) in einem parallelen Prozess durchgeführt werden, so dass der elektronische Schaltkreis (104) und der Metallblock (106) sandwichartig von den Leiterrahmen (112, 118) eingeschlossen sind, wobei das elektrisch leitfähige Medium (1321, 1322) jeweils ein intermetallisches Phasensystem oder eine Sinterverbindung mit den Leiterrahmen (112, 118) bildet; wobei das Befestigen des ersten Leiterrahmens (112) und das Befestigen des zweiten Leiterrahmens (118) aufweist: • sandwich-artiges Anordnen der nach dem Entfernen des Trägers (334) und der Abdeckstruktur (336) verbleibenden verkapselten Struktur (338) zwischen dem ersten und dem zweiten Leiterrahmen (112, 118); • Anordnen von elektrisch leitfähigem Medium (1321, 1322) zwischen der verkapselten Struktur (338) und dem ersten (112) Leiterrahmen und Anordnen von elektrisch leitfähigem Medium (1321, 1322) zwischen der verkapselten Struktur (338) und dem zweiten Leiterrahmen (118); und • Zusammenpressen des ersten Leiterrahmens (112) und des zweiten Leiterrahmens (118).

公开(公告)号：DE102015108909A1

公开(公告)日：2016-12-08

申请号：DE102015108909

申请日：2015-06-05

Applicant: INFINEON TECHNOLOGIES AG

Inventor： MEYER-BERG GEORG ,  FUERGUT EDWARD ,  MAHLER JOACHIM

IPC: H01L23/32 ,  H01L21/58 ,  H01L23/498 ,  H01L25/07

Abstract: Eine Halbleiterleistungsanordnung beinhaltet einen Chipträger mit einer ersten Oberfläche und einer zweiten Oberfläche gegenüber der ersten Oberfläche. Die Halbleiterleistungsanordnung beinhaltet weiter eine am Chipträger befestigte Vielzahl von Leistungshalbleiterchips, wobei die Leistungshalbleiterchips zur ersten und/oder zur zweiten Oberfläche des Chipträgers geneigt sind.

公开(公告)号：DE102014106132A1

公开(公告)日：2014-11-06

申请号：DE102014106132

申请日：2014-04-30

Applicant: INFINEON TECHNOLOGIES AG

Inventor： EDER HANNES ,  ENGELHARDT MANFRED ,  ESCHER-POEPPEL IRMGARD ,  FUERGUT EDWARD ,  TIMME HANS-JOERG

IPC: H01L21/306 ,  H01L21/301 ,  H01L21/56

Abstract: Ein Verfahren zur Verarbeitung einer Mehrzahl von gehäusten elektronischen Chips, die in einem gemeinsamen Substrat miteinander verbunden sind, wird vorgesehen, wobei das Verfahren umfasst: Ätzen der elektronischen Chips, Detektieren von Informationen, welche eine wenigstens teilweise Entfernung einer Indikatorstruktur nach einer Freilegung der Indikatorstruktur anzeigen, die innerhalb wenigstens eines Teils der elektronischen Chips eingebettet ist und freigelegt wird, nachdem das Ätzen Chipmaterial über der Indikatorstruktur entfernt hat, und Einstellen der Verarbeitung beim Detektieren der Informationen, welche die wenigstens teilweise Entfernung der Indikatorstruktur anzeigen.

公开(公告)号：DE102013113770A1

公开(公告)日：2014-06-18

申请号：DE102013113770

申请日：2013-12-10

Applicant: INFINEON TECHNOLOGIES AG

Inventor： FUERGUT EDWARD ,  GRÖNINGER HORST

IPC: G01R31/28 ,  G01R31/26 ,  H01L21/66

Abstract: Ein Halbleiterchipnutzen enthält mehrere Halbleiterchips, die in einem Einkapselungsmaterial eingebettet sind. Zumindest manche der Halbleiterchips umfassen jeweils ein erstes elektrisches Kontaktelement auf einer ersten Hauptfläche und ein zweites elektrisches Kontaktelement auf einer zweiten, der ersten Hauptfläche entgegengesetzten Hauptfläche. Einer der mehreren Halbleiterchips wird überprüft, indem ein elektrischer Kontakt zwischen einer Testkontaktvorrichtung und dem ersten elektrischen Kontaktelement und zwischen einer elektrisch leitenden Halterung und dem zweiten Kontaktelement hergestellt wird.

公开(公告)号：DE102013108967A1

公开(公告)日：2014-02-27

申请号：DE102013108967

申请日：2013-08-20

Applicant: INFINEON TECHNOLOGIES AG

Inventor： FUERGUT EDWARD ,  ESCHER-POEPPEL IRMGARD ,  BEER GOTTFRIED

IPC: H01L21/50 ,  H01L21/56 ,  H01L21/60 ,  H01L25/18

Abstract: KURZDARSTELLUNG DER OFFENBARUNG Eine Anzahl von Halbleiterchips beinhaltet jeweils eine erste Hauptseite und eine der ersten Hauptseite gegenüberliegende zweite Hauptseite. Die zweite Hauptseite beinhaltet mindestens ein elektrisches Kontaktelement. Die Halbleiterchips werden auf einen Träger platziert. Eine Materialschicht wird in die Zwischenräume zwischen benachbarten Halbleiterchips eingebracht. Der Träger wird entfernt, und eine erste elektrische Kontaktschicht wird auf die ersten Hauptseiten der Halbleiterchips aufgebracht, so dass die elektrische Kontaktschicht elektrisch mit jedem der elektrischen Kontaktelemente verbunden ist.

公开(公告)号：DE102013108353A1

公开(公告)日：2014-02-13

申请号：DE102013108353

申请日：2013-08-02

Applicant: INFINEON TECHNOLOGIES AG

Inventor： FUERGUT EDWARD ,  THEUSS HORST ,  LEUSCHNER RAINER

IPC: B81B7/02 ,  B81C1/00 ,  H04R19/04

Abstract: Es sind ein System und ein Verfahren zur Bildung einer mit einem Gehäuse versehenen MEMS-Vorrichtung offenbart. Gemäß einer Ausführungsform weist eine mit einem Gehäuse versehene MEMS-Vorrichtung eine MEMS-Vorrichtung auf, die eine erste Hauptfläche mit einer ersten Fläche entlang einer ersten Richtung und einer zweiten Richtung, eine Membran, die auf der ersten Hauptfläche der MEMS-Vorrichtung angeordnet ist, und eine an die Membran angrenzende Rückplatte aufweist. Die mit einem Gehäuse versehene MEMS-Vorrichtung weist ferner ein Verkapselungsmaterial auf, das die MEMS-Vorrichtung einkapselt und ein rückseitiges Volumen definiert, wobei das rückseitige Volumen eine zweite Fläche entlang der ersten Richtung und der zweiten Richtung aufweist, wobei die erste Fläche kleiner als die zweite Fläche ist.

公开(公告)号：DE102013104337A1

公开(公告)日：2013-11-07

申请号：DE102013104337

申请日：2013-04-29

Applicant: INFINEON TECHNOLOGIES AG

Inventor： FUERGUT EDWARD ,  NIKITIN IVAN

IPC: H01L21/50 ,  H01L21/304 ,  H01L23/28 ,  H01L23/34 ,  H01L23/482 ,  H01L23/50 ,  H01L25/07 ,  H01L27/092 ,  H01L29/78

Abstract: In einer Ausführungsform weist ein Halbleitergehäuse einen Halbleiterchip (20) mit einem ersten Kontaktbereich auf einer ersten Hauptoberfläche und einem zweiten Kontaktbereich auf einer gegenüberliegenden zweiten Hauptoberfläche auf. Der Halbleiterchip (20) ist zum Regulieren eines Stromflusses von dem ersten Kontaktbereich zu dem zweiten Kontaktbereich eingerichtet. Ein Einkapselungsmittel (50) ist an dem Halbleiterchip (20) angeordnet. Ein erster Kontaktpfropfen ist in dem Einkapselungsmittel (50) angeordnet und mit dem ersten Kontaktbereich verbunden. Eine leitfähige Schicht auf einer zweiten Seite ist unter der zweiten Hauptoberfläche angeordnet und mit dem zweiten Kontaktbereich verbunden. Eine Durchkontaktierung ist in dem Einkapselungsmittel (50) angeordnet und mit der leitfähigen Schicht auf der zweiten Seite verbunden. Der erste Kontaktpfropfen und die Durchkontaktierung bilden Anschlüsse über der ersten Hauptoberfläche zum Kontaktieren des Halbleitergehäuses.