公开(公告)号：KR1020110070709A

公开(公告)日：2011-06-24

申请号：KR1020100035946

申请日：2010-04-19

Applicant: 한국전자통신연구원

Inventor： 유현규 ,  한선호 ,  김영화 ,  조성환

IPC: H03M1/38

CPC classification number: H03M1/0621 ,  H03M1/002 ,  H03M1/18 ,  H03M1/38 ,  H03M2201/2233 ,  H03M2201/615 ,  H03M2201/62 ,  H03M2201/63

Abstract: PURPOSE: A successive approximation analog-digital converter is provided to have very strong feature to process change, by performing an analog-digital conversion operation by comprising a minimum number of capacitors. CONSTITUTION: A reference current supply part(210) supplies a reference current. A signal storage part(220) stores a reference signal and an input signal. The reference signal is generated by charging the reference current. The input signal is inputted from the outside. A comparison part(230) compares the reference signal with the input signal. A control part(240) generates a digital output signal. The control part controls the reference current supply part. The amount of the reference current supplied to the signal storage part is changed in proportion to a binary code.

Abstract translation: 目的：提供逐次逼近模拟 - 数字转换器以具有非常强大的处理变化的特征，通过包括最小数量的电容器执行模数转换操作。 构成：参考电流供应部分（210）提供参考电流。 信号存储部分（220）存储参考信号和输入信号。 通过对参考电流充电来产生参考信号。 输入信号从外部输入。 比较部分（230）将参考信号与输入信号进行比较。 控制部（240）产生数字输出信号。 控制部控制参考电流供给部。 提供给信号存储部分的参考电流的量与二进制码成比例地改变。

公开(公告)号：KR1020110042864A

公开(公告)日：2011-04-27

申请号：KR1020090099721

申请日：2009-10-20

Applicant: 연세대학교 산학협력단

Inventor： 강성호

IPC: H03M1/10

CPC classification number: H03M1/1076 ,  H03M1/1028 ,  H03M1/1033 ,  H03M1/66 ,  H03M2201/63 ,  H03M2201/652

Abstract: PURPOSE: A method and circuit for internally testing a digital to analog converter are provided to use a ramp signal with a plus value at a starting clock, thereby reducing a reference value. CONSTITUTION: A ramp signal generator(320) generates a ramp signal with a plus value at a starting clock. A counter(330) generates a first input signal. A digital to analog converter converts a first input signal into a first output signal. A differential amplifier(360) obtains a test value corresponding to the difference between the ramp signal and the first output signal. A ramp signal generator, the counter, and the differential amplifier are installed in the digital to analog converter.

Abstract translation: 目的：提供用于内部测试数模转换器的方法和电路，以在起始时钟使用具有正值的斜坡信号，从而减少参考值。 构成：斜坡信号发生器（320）在起始时钟产生具有正值的斜坡信号。 计数器（330）产生第一输入信号。 数模转换器将第一输入信号转换成第一输出信号。 差分放大器（360）获得与斜坡信号和第一输出信号之间的差对应的测试值。 斜坡信号发生器，计数器和差分放大器安装在数模转换器中。

公开(公告)号：KR1020110040499A

公开(公告)日：2011-04-20

申请号：KR1020090097793

申请日：2009-10-14

Applicant: 삼성전기주식회사

Inventor： 장복현 ,  양창수 ,  류승훈

IPC: H03M1/10

CPC classification number: H03M1/1038 ,  H03M1/12 ,  H03M2201/6164 ,  H03M2201/63 ,  H03M2201/65

Abstract: PURPOSE: A method for calibrating the gain and offset of an analog/digital converter is provided to correct input and output data by correcting the gain and offset of the analog/digital converter. CONSTITUTION: A plurality of preset signals are transmitted from a signal source(10) to a data collecting device(20) and a data operating device(30). The data collecting device transmits the processed signal to the data operating device by processing the preset signal. The preset signal transmitted from the signal source is stored in the data operating device. The gain and offset of the analog/digital converter is operated by comparing the preset signal with the transmitted signal. The gain and offset is transmitted to the data collecting device. The gain and offset of the analog/digital converter is changed into the gain and offset operated by the data operating device.

Abstract translation: 目的：提供一种用于校准模拟/数字转换器的增益和偏移量的方法，以通过校正模拟/数字转换器的增益和偏移来校正输入和输出数据。 构成：从信号源（10）向数据收集装置（20）和数据操作装置（30）发送多个预设信号。 数据采集​​装置通过处理预设信号将经处理的信号发送到数据操作装置。 从信号源发送的预设信号存储在数据操作装置中。 模拟/数字转换器的增益和偏移通过将预设信号与发送信号进行比较来进行操作。 增益和偏移被传送到数据采集装置。 模拟/数字转换器的增益和偏移量由数据操作装置改变为增益和偏移量。

公开(公告)号：KR1020100057278A

公开(公告)日：2010-05-31

申请号：KR1020080116248

申请日：2008-11-21

Applicant: 한국전기연구원

Inventor： 이종필 ,  김종수 ,  손채화 ,  김동환

IPC: H03M1/66 ,  H03M1/12

CPC classification number: H03M1/1033 ,  H03M1/1205 ,  H03M2201/2208 ,  H03M2201/63

Abstract: PURPOSE: A device and a method for calibrating the deformation of the input signal of each channel during the analog-digital conversion process of a digital signal processor and a micro controller are provided to correct the input signal by inputting reference voltages which are different for each channel and calculating a gain calibration value and an offset calibration value based on an output voltage. CONSTITUTION: A plurality of switches(100) is prepared as the number of channels of analog digital converters. Input signal to be analog-digital converted or different two reference voltage are transferred to an analog-digital converter(ADC) by the switches. A signal compensator(300) controls the operation of switches. Based on the output voltage of the ADC with respect to the two different reference voltages, a gain calibration value and an offset calibration value for each channel are calculated.

Abstract translation: 目的：提供一种用于在数字信号处理器和微控制器的模拟数字转换过程期间校准每个通道的输入信号变形的装置和方法，以通过输入对于每个通道不同的参考电压来校正输入信号 通道，并基于输出电压计算增益校准值和偏移校准值。 构成：准备多个开关（100）作为模拟数字转换器的通道数。 模拟数字转换的输入信号或不同的两个参考电压由开关传输到模数转换器（ADC）。 信号补偿器（300）控制开关的操作。 基于相对于两个不同参考电压的ADC的输出电压，计算每个通道的增益校准值和偏移校准值。

公开(公告)号：KR1020070114527A

公开(公告)日：2007-12-04

申请号：KR1020060048230

申请日：2006-05-29

Applicant: 극동대학교 산학협력단

Inventor： 현득창 ,  김성종 ,  이준환 ,  신예호 ,  조한진 ,  강이구 ,  정헌석 ,  남의석 ,  예철수 ,  이덕진

IPC: H03M3/02 ,  H03M1/12

CPC classification number: H03M3/466 ,  H03M1/123 ,  H03M2201/61 ,  H03M2201/62 ,  H03M2201/63

Abstract: An extended counting incremental sigma-delta analog-to-digital converter is provided to improve conversion speed by performing two-step operations of determining MSB(Most Significant Bit) and LSB(Least Significant Bit) independently. A first incremental sigma-delta A/D(analog/Digital) converter outputs an MSB(Most Significant Bit) signal of a digital-converted signal by calculating a first analog input signal from the first analog input signal. A second incremental sigma-delta A/D converter outputs an LSB signal of a digital-converted signal by calculating the first analog input signal by receiving an integration voltage in the first incremental sigma-delta A/D converter.

Abstract translation: 提供扩展计数增量Σ-Δ模数转换器，通过执行独立确定MSB（最高有效位）和LSB（最低有效位）的两步操作来提高转换速度。 第一增量Σ-ΔA/ D（模拟/数字）转换器通过从第一模拟输入信号计算第一模拟输入信号来输出数字转换信号的MSB（最高有效位）信号。 第二增量Σ-ΔA/ D转换器通过在第一增量Σ-ΔA/ D转换器中接收积分电压来计算第一模拟输入信号而输出数字转换信号的LSB信号。

公开(公告)号：KR1020070059844A

公开(公告)日：2007-06-12

申请号：KR1020060046037

申请日：2006-05-23

Applicant: 한국전자통신연구원

Inventor： 조민형 ,  권종기 ,  김종대 ,  김귀동

IPC: H03M1/66

CPC classification number: H03M1/66 ,  H03M1/0621 ,  H03M1/1023 ,  H03M2201/63 ,  H03M2201/6372

Abstract: A dynamic linearization digital-to-analog converter is provided to obtain high dynamic linearity by dynamically compensating deterioration of linearity due to mismatch caused by spatial arrangement of unit current sources. A dynamic linearization digital-to-analog converter includes a decoder(12), a current switch driver(14), and a random selecting switch(13). The decoder(12) selects a current source(15) from a digital input. The current switch driver(14) drives a current switch of the current source(15). The random selecting switch(13) is located between the decoder(12) and the current switch driver(14), and resets connection between an output of the decoder(12) and an input of the current switch driver(14) randomly every clock.

Abstract translation: 提供动态线性化数模转换器，以通过动态补偿由于单位电流源的空间布置引起的失配引起的线性劣化，以获得高动态线性度。 动态线性化数模转换器包括解码器（12），电流开关驱动器（14）和随机选择开关（13）。 解码器（12）从数字输入端选择电流源（15）。 当前的开关驱动器（14）驱动电流源（15）的电流开关。 随机选择开关（13）位于解码器（12）和电流开关驱动器（14）之间，并且每时钟随机地重置解码器（12）的输出和当前开关驱动器（14）的输入端之间的连接 。

公开(公告)号：KR1020060084119A

公开(公告)日：2006-07-24

申请号：KR1020050004139

申请日：2005-01-17

Applicant: 삼성전자주식회사

Inventor： 남궁윤

IPC: H03M1/10

CPC classification number: H03M1/1038 ,  H03M1/1033 ,  H03M2201/192 ,  H03M2201/20 ,  H03M2201/6164 ,  H03M2201/63 ,  H03M2201/6372

Abstract: 본 발명은 센서에 의해 측정된 물리적 신호의 크기를 원하는 측정값으로 매핑하는 방법에 있어서 물리적 신호의 크기를 디지털 값으로 변환하는 아날로그 디지털 컨버터의 게인 편차에 의한 에러를 보상하는 캘리브레이션 방법에 관한 것이다.
본 발명에 따른 ADC의 캘리브레이션 방법은 ADC를 게인의 크기에 따라 표준의 게인을 가지는 표준 게인 그룹, 표준보다 높은 게인을 가지는 하이 게인 그룹, 그리고 표준보다 낮은 게인을 가지는 로우 게인 그룹들로 분류하는 과정; 상기 분류된 그룹들 각각에 상당하는 변환식들을 설정하는 과정; ADC에 의해 아날로그값을 디지털 값으로 변환하고, 디지털 변환된 값을 ADC가 속한 그룹에 해당하는 변환식에 의해 원하는 측정값으로 매핑하는 과정; 및 매핑된 측정값을 상기 ADC가 속한 그룹을 참조하여 캘리브레이션하는 과정을 포함하는 것을 특징으로 한다.
본 발명에 따른 ADC의 캘리브레이션 방법은 ADC의 게인 편차에 의한 측정값의 오류를 보상함으로써 정확한 측정값을 얻게 하는 효과를 가진다.

公开(公告)号：KR1020050096714A

公开(公告)日：2005-10-06

申请号：KR1020040022376

申请日：2004-03-31

Applicant: 윤홍일 ,  이경민 ,  이충근

Inventor： 윤홍일 ,  이경민 ,  이충근

IPC: H03M1/10

CPC classification number: H03M1/1038 ,  H03M1/1028 ,  H03M1/108 ,  H03M2201/20 ,  H03M2201/6164 ,  H03M2201/63 ,  H03M2201/657

Abstract: 본 발명은 시그마-델터 방식 아날로그-디지털 변환기의 BIST 및 BISC 장치에 관한 것으로서, 시그마-델타 모듈레이터(23)에서 변환된 신호가 디지털필터(25)로 입력되기 전에 직접적으로 테스트 및 조정(test & calibration)을 행한다. 본 발명에 따르면, 소정의 파형을 생성하여 파형신호로써 출력하는 파형 발생기; 상기 파형 발생기에서 출력되는 파형신호를 PCM방식으로 변환하는 시그마-델타 모듈레이터; 상기 변환된 PCM 신호를 사전에 저장되어 있는 정상 파형과 비교하고 분석하는 비교기와, 비교기에서 출력되는 신호를 정상 파형에 매핑한 디코딩 정보를 저장하는 수단과, 이 매핑된 디코딩정보를 참고하여 상기 비교기에서 출력되는 신호를 이진수 데시멀 값으로 변환시키는 프로그램가능한 디코더로 구성되는 프로그램가능한 디지털필터를 포함한다. 상기 파형 발생기는 적어도 두 개의 파형신호를 발생하고, 상기 프로그램가능한 디코더는 제1의 파형신호에 의해 최초에 한번 프로그램되고 나서, 이후의 후속 파형신호가 입력되는 동안 이를 이진수 데시멀값으로 변환시키며, 적절하게 아날로그에서 디지털로 변환된 파형신호 중 하나를 다시 상기 비교기로 피드백하는 것을 특징으로 한다.