-
公开(公告)号：KR100494559B1
公开(公告)日：2005-06-13
申请号：KR1020020072689
申请日：2002-11-21
Applicant: 한국전자통신연구원
IPC: H01L29/737
Abstract: 본 발명은 에미터 렛지(emitter ledge)를 갖는 이종접합 쌍극자 트랜지스터 및 그 제조방법에 관한 것으로, 베이스 전극과 에미터 렛지간의 간격이 정밀하게 제어된 이종접합 쌍극자 트랜지스터 및, 추가적인 마스크의 사용없이 정밀한 렛지 보호막을 형성시킬 수 있는 이종접합 쌍극자 트랜지스터 제조방법을 제공하는 데에 그 목적이 있다. 본 발명의 이종접합 쌍극자 트랜지스터 제조방법에서는, 에미터 메사 형성시 소정 두께의 에미터층을 잔류시켜 에미터 렛지층으로 사용하고, 에미터 메사와 잔류 에미터층 위에 유전체층을 형성하여 식각 마스크로 사용함으로써 에미터층의 측면 식각이 최대한으로 억제된 정밀한 크기의 에미터 렛지를 형성한다. 종래 제조방법에 비하여 식각 정밀도를 향상시킬 수 있으므로 소자 특성에 변화가 없는 균일한 소자의 제조로 수율 향상을 도모할 수 있다.
-
公开(公告)号：KR1020050052651A
公开(公告)日：2005-06-03
申请号：KR1020030085822
申请日：2003-11-28
Applicant: 한국전자통신연구원
IPC: H01L29/737
Abstract: 절연막 리프트-오프(lift-off)를 활용한 이종접합 쌍극자 트랜지스터(Heterojunction Bipolar Transistor : HBT) 마이크로웨이브 단일기판 집적회로(Monolithic Microwave Integrated Circuit : MMIC) 제작방법을 제시한다. 본 발명에서는 HBT MMIC의 제작에서 필수적인 비아(via)를 형성하기 위하여 형상반전패턴인 포토레지스트 패턴을 형성한 후, 양질의 절연막을 저온에서 증착한다. 그런 다음, 포토레지스트 패턴과 절연막을 동시에 리프트-오프하여 비아를 개방한다. 이렇게 함으로써, 고온의 절연막 증착 공정과 절연막 식각 공정으로 비아를 형성하던 종래에 비하여 전류이득 감소를 최소화할 수 있다.
-
公开(公告)号：KR100454505B1
公开(公告)日：2004-10-28
申请号：KR1020020050124
申请日：2002-08-23
Applicant: 한국전자통신연구원
IPC: C25D7/12
Abstract: PURPOSE: An electroplating device is provided which further improves uniformity of plating thickness by changing a member for resting an object to be plated into an electrode ring and constructing the electrode ring in an inclined shape so that bubbles generated from the surface of wafer that is the object to be plated are easily removed. CONSTITUTION: The electroplating device comprises a plating pot(100) which forms an external appearance, and in which a plating solution is contained; a metal box(110) positioned inside the plating pot and formed of the same metal as plating metal; an inclined electrode ring(120) which is positioned oppositely to the metal box in the plating pot, and on which an object to be plated is rested; a metal box fixing frame(140) for fixing the metal box; an electrode ring fixing frame(130) for fixing the inclined electrode ring; and power supply terminals(150,160) connected to the metal box and inclined electrode ring, wherein a wafer holder(170) is attached to the inclined electrode ring so that a wafer i.e., the object to be plated is rested on the wafer holder, wherein a chemical resistant material such as Teflon and polyethylene is coated on the surface of the metal box fixing frame and electrode ring fixing frame, and wherein the power supply terminals are connected to the metal box and inclined electrode ring through an inner part of the metal box fixing frame and electrode ring fixing frame.
Abstract translation: 目的：提供一种电镀装置，其通过改变用于将待电镀物体放置到电极环中的构件并且以倾斜形状构造电极环以使得从晶片表面产生的气泡 被镀物体很容易被去除。 构成：电镀装置包括形成外观并且包含电镀液的电镀锅（100） 金属盒（110），所述金属盒（110）定位在所述电镀锅内并且由与电镀金属相同的金属形成; 一个倾斜的电极环（120），该电极环与电镀锅中的金属盒相对地定位，并且在其上放置待电镀的物体; 金属盒固定框架（140），用于固定金属盒; 用于固定倾斜电极环的电极环固定框架（130） 和连接到所述金属盒和倾斜电极环的电源端子（150,160），其中晶片保持器（170）附接到所述倾斜电极环，使得晶片，即待镀物体放置在晶片保持器上，其中 在金属盒固定框架和电极环固定框架的表面涂覆有特氟隆，聚乙烯等耐化学性材料，其中，电源端子通过金属盒内部与金属盒和倾斜电极环连接 固定框架和电极环固定框架。
-
公开(公告)号：KR100352376B1
公开(公告)日：2002-09-11
申请号：KR1020000003184
申请日：2000-01-24
Applicant: 한국전자통신연구원
IPC: H01L29/737
Abstract: 본 발명은 화합물반도체를 이용한 이종접합(heterojunction) 쌍극자(bipolar) 소자(HBT)의 제작방법에 관한 것으로서, 유무선 통신 부품에 요구되는 초고속 및 초고주파 특성을 구현하기 위해 에미터를 중심으로 소자의 크기가 축소됨에 따라 각종 기생요소를 축소시켜야 하는 바, 특히 최대공진주파수에 결정적인 영향을 미치는 베이스-컬렉터 사이의 접합용량(junction capacitance)을 크게 감소시킴으로써 소자의 특성을 개선시킬 수 있는 방법을 고안한 것이다.
이러한 본 발명은, 반도체 기판 상에 완충층과 부컬렉터층과 컬렉터층과 베이스층과 에미터층과 에미터캡층을 순차적으로 적층하여 HBT 에피기판을 제작하는 제 1 단계와; 상기 HBT 에피기판의 베이스층 위에 에미터 전극과 베이스 전극을 형성하고 상기 두 전극 위에 도핑되지 않은 실리콘질화막을 형성하는 제 2 단계; 상기의 결과물의 기판 전면에 아연이 도핑된 2차 실리콘질화막을 증착하고 활성화 열처리하여 상기 아연을 베이스층과 컬렉터층에 확산시키는 제 3 단계; 상기 아연이 확산된 컬렉터층을 역경사 형상으로 식각하고 상기 부컬렉터층 위에 컬렉터 전극을 증착하는 제 4 단계; 및 상기의 결과물에 질화 절연막을 도포하고 금속배선을 형성하는 제 5 단계를 포함한다.-
公开(公告)号：KR100352375B1
公开(公告)日：2002-09-11
申请号：KR1019990062466
申请日：1999-12-27
IPC: H01L29/737
Abstract: 본발명은알루미늄갈륨비소(AlGaAs)/갈륨비소(GaAs)의화합물반도체로구성되는이종접합쌍극자트랜지스터(Heterojunction Bipolar Transistor : 이하 HBT 라함)의제작방법에관한것으로서, HBT 고유의초고속특성을저해하는외부베이스(extrinsic base) 표면에서의재결합전류발생을통제하도록하기위한것이다. 이러한본 발명에따른이종접합쌍극자트랜지스터의제조방법은, HBT 에피기판을제작하는제 1 단계와; 상기 HBT 에피기판의에미터와베이스영역을정의하는제 2 단계; 상기 HBT 에피기판위에감광막과저온에서성장된유전체박막을형성하고 2차례의플라즈마식각을수행하여오믹금속의리프트오프를위한표면돌출부를제작하는제 3 단계; 상기에미터와베이스영역의표면상에질화텅스텐/질소의조성경사를갖는질화텅스텐/텅스텐의금속다중층으로구성된내열성오믹전극을형성하는제 4 단계; 상기오믹전극을마스크층으로사용하여상기베이스영역의표면에알루미늄갈륨비소(AlGaAs) 공핍층을재성장하는제 5 단계; 및상기단계들의결과물에컬렉터전극을형성하고소자간분리를수행하여단위 HBT를제작하는제 6 단계를포함하여이루어진다.
-
Patent Agency Ranking
公开(公告)号：KR102261740B1
公开(公告)日：2021-06-09
申请号：KR1020170027956
申请日：2017-03-03
Applicant: 한국전자통신연구원
IPC: H01L29/778 , H01L21/02 , H01L21/027 , H01L29/66 , H01L29/423 , H01L29/45 , H01L21/762
-
公开(公告)号：KR102211392B1
公开(公告)日：2021-02-04
申请号：KR1020160016412
申请日：2016-02-12
Applicant: 한국전자통신연구원
Abstract: 본발명은패치안테나에관한것으로, 본발명의일 실시예에따른패치안테나는, 복수의유전체층들이적층된다층기판; 상기다층기판의중심영역의외부에서, 상기복수의유전체층들사이에개재된적어도하나의금속패턴층; 상기다층기판의상부면상에배치되고, 상기중심영역내에위치하는안테나패치; 상기다층기판의하부면에배치된접지층; 상기복수의유전체층들을관통하여상기금속패턴층과상기접지층을전기적으로연결하고, 상기중심영역을에워싸는복수의연결비아패턴들; 상기다층기판의상부면상에배치되고상기중심영역외부에위치하는제1 전송선로부와, 상기다층기판의상부면상에배치되고상기중심영역내에위치하는제2 전송선로부를포함하는전송선로; 및상기다층기판의중심영역내에서상기제2 전송선로부의아래에위치하는임피던스변환기를포함할수 있다.
-
公开(公告)号：KR102123845B1
公开(公告)日：2020-06-18
申请号：KR1020130159197
申请日：2013-12-19
Applicant: 한국전자통신연구원
Inventor： 민병규
IPC: H01L21/28 , H01L29/423 , H01L21/3213
-
-
公开(公告)号：KR101903509B1
公开(公告)日：2018-10-05
申请号：KR1020120075571
申请日：2012-07-11
Applicant: 한국전자통신연구원
IPC: H01L21/336 , H01L29/778
CPC classification number: H01L21/28008 , H01L21/28587 , H01L29/42316 , H01L29/66863
Abstract: 본발명은소자의누설전류를감소시키고소자의항복전압이개선된고성능의전계효과형화합물반도체소자의제조방법에관한것으로, 상기전계효과형화합물반도체소자의제조방법은기판상에, 활성층과, 오믹층을적층하고, 상기오믹층상에제1 산화막층을형성하는단계와, 상기제1 산화막층, 상기오믹층및 상기활성층의소정영역에수직으로메사영역을형성하는단계; 상기메사영역에질화막을증착하여질화막층을형성한후, 상기메사영역을평탄화하는단계; 상기제1 산화막층상에오믹전극을형성하는단계와, 상기오믹전극이형성된반도체기판상에제2 산화막층을형성한후, 미세게이트레지스트패턴을형성하고, 제1산화막층, 질화막층및 제2 산화막층의 3층절연층을건식식각하여언더컷(under-cut) 형상의프로파일을갖는미세게이트패턴을형성하는단계와, 상기미세게이트패턴이형성된반도체기판상에공중합체레지스트를도포하여감마형게이트전극의헤드패턴을형성하여게이트리세스영역을형성하는단계및 상기게이트리세스영역이형성된반도체기판상에내열성금속을증착하여감마형게이트전극을형성하는단계를포함한다.
-
-
-
-
-
-
-
-
-
Search Results
111
records
(took 0.02 seconds)
