公开(公告)号：DE102015106658A1

公开(公告)日：2016-11-03

申请号：DE102015106658

申请日：2015-04-29

Applicant: OSRAM OPTO SEMICONDUCTORS GMBH

Inventor： DIRSCHERL GEORG ,  MALM NORWIN VON ,  MOOSBURGER JÜRGEN ,  HÖPPEL LUTZ

IPC: H01L33/56 ,  H01L21/56 ,  H01L23/28 ,  H01L33/50

Abstract: Es wird ein optoelektronisches Bauelement angegeben. Das optoelektronische Bauelement umfasst eine Schichtenfolge mit einer aktiven Schicht, die dazu eingerichtet ist im Betrieb des Bauelements elektromagnetische Primärstrahlung zu emittieren und ein Verkapselungselement, das im Strahlengang der elektromagnetischen Primärstrahlung und über der Schichtenfolge angeordnet ist und das ein Matrixmaterial und Zeolith-Partikel umfasst.

公开(公告)号：DE102015102458A1

公开(公告)日：2016-08-25

申请号：DE102015102458

申请日：2015-02-20

Applicant: OSRAM OPTO SEMICONDUCTORS GMBH

Inventor： HÖPPEL LUTZ ,  PFEUFFER ALEXANDER F ,  SCHOLZ DOMINIK ,  OTTO ISABEL ,  MALM NORWIN VON ,  ILLEK STEFAN

IPC: H01L21/78 ,  H01L21/301 ,  H01L29/06 ,  H01L33/00

Abstract: Es wird ein Verfahren zur Herstellung einer Mehrzahl von Halbleiterchips (10) angegeben. Ein Verbund (1), der einen Träger (4) und eine Halbleiterschichtenfolge (2, 3) aufweist wird bereitgestellt. Trenngräben (17) werden in der Halbleiterschichtenfolge (2, 3) entlang eines Vereinzelungsmusters (16) ausgebildet. Eine die Halbleiterschichtenfolge (2, 3) zu den Trenngräben (17) hin begrenzende Füllschicht (11) wird an einer dem Träger (4) abgewandten Seite der Halbleiterschichtenfolge (2, 3) aufgebracht. Ferner wird eine an die Füllschicht (11) grenzende Metallschicht (10) in den Trenngräben (17) aufgebracht. Durch Entfernen der an die Füllschicht (11) grenzenden Metallschicht (10) in den Trenngräben (17) werden die Halbleiterchips (20) vereinzelt. Die vereinzelten Halbleiterchips (20) weisen jeweils einen Teil der Halbleiterschichtenfolge (2, 3) und der Füllschicht (11) auf. Weiterhin wird ein Halbleiterchip (10) angegeben.

公开(公告)号：DE102014100772B4

公开(公告)日：2022-11-03

申请号：DE102014100772

申请日：2014-01-23

Applicant: OSRAM OPTO SEMICONDUCTORS GMBH

Inventor： HÖPPEL LUTZ ,  MOOSBURGER JÜRGEN ,  PLÖSSL ANDREAS ,  RODE PATRICK ,  NAGEL PETER ,  SCHOLZ DOMINIK

IPC: H01L33/52 ,  H01L31/12 ,  H01L33/50 ,  H01L33/58

Abstract: Verfahren zum Herstellen einer Mehrzahl von optoelektronischen Halbleiterbauelementen (100) mit den Schritten:a) Bereitstellen eines Hilfsträgers (16);b) Bereitstellen einer Mehrzahl von Halbleiterchips (10), wobei jeder der Halbleiterchips (10) einen Trägerkörper (12) und einen auf einer Oberseite (22) des Trägerkörpers (12) angeordneten Halbleiterkörper (4) aufweist;c) Befestigen der Mehrzahl von Halbleiterchips (10) auf dem Hilfsträger (16), wobei die Halbleiterchips (10) in einer lateralen Richtung (L) voneinander beabstandet sind und wobei die Halbleiterkörper (4) vom Trägerkörper (12) aus gesehen dem Hilfsträger (16) zugewandt sind;d) Ausbilden einer Streuschicht (18) zumindest in Bereichen zwischen den Halbleiterkörpern (4) benachbarter Halbleiterchips (10);e) Ausbilden eines Gehäusekörperverbunds (20), der zumindest bereichsweise zwischen den Trägerkörpern (12) benachbarter Halbleiterchips (10) angeordnet ist, wobei die Oberseiten (22) der Trägerkörper (12) einen geringeren Abstand vom Hilfsträger (16) aufweisen als der Gehäusekörperverbund (20);f) Entfernen des Hilfsträgers (16); undg) Vereinzeln des Gehäusekörperverbunds (20) in eine Mehrzahl von optoelektronischen Halbleiterbauelementen (100), wobei jedes Halbleiterbauelement (100) zumindest einen Halbleiterchip (10), einen Teil der Streuschicht (18) und einen Teil des Gehäusekörperverbunds (20) als Gehäusekörper (34) aufweist.

公开(公告)号：DE102014116141B4

公开(公告)日：2022-07-28

申请号：DE102014116141

申请日：2014-11-05

Applicant: OSRAM OPTO SEMICONDUCTORS GMBH

Inventor： BAUR JOHANNES ,  HÖPPEL LUTZ

IPC: H01L33/48 ,  H01L21/301 ,  H01L31/18 ,  H01L33/00 ,  H01L33/44 ,  H01L33/62

Abstract: Verfahren zur Herstellung zumindest eines optoelektronischen Halbleiterchips (10) mit den folgenden Schritten:a) Bereitstellen eines Schichtenverbundes (14) aufweisend- eine Halbleiterschichtenfolge (1) mit einer Haupterstreckungsebene, einer aktiven Schicht (12) und einer Bodenfläche (1c),- einen Träger (41), der an der Bodenfläche (1c) der Halbleiterschichtenfolge (1) angeordnet ist und eine der Bodenfläche (1c) abgewandte Grundfläche (41c) aufweist, und- eine Verbindungsschichtenfolge (3), die in einer vertikalen Richtung zumindest stellenweise zwischen der Halbleiterschichtenfolge (1) und dem Träger (41) angeordnet ist,b) Ausbilden einer Vielzahl von Trenngräben (71) in dem Schichtenverbund (14) entlang eines Vereinzelungsmusters (72) unter Verwendung zumindest eines gerichteten Trockenätzverfahrens (9), wobei- zumindest ein Trenngraben (71) in zumindest einer lateralen Richtung eine Maximalausdehnung (d) von höchstens 30 µm aufweist und- jeder Trenngraben (71) den Schichtenverbund (14) in der vertikalen Richtung vollständig durchdringt,c) Vereinzeln des Schichtenverbundes (14) entlang der Trenngräben (71) zur Erzeugung zumindest eines optoelektronischen Halbleiterchips (10), wobei der vereinzelte zumindest eine optoelektronische Halbleiterchip (10) jeweils einen Teil der Halbleiterschichtenfolge (1), des Trägers (41) und der Verbindungsschichtenfolge (3) aufweisen, wobei das Ausbilden der Trenngräben (71) in Schritt b) die folgenden Schritte umfasst:b1) teilweises Entfernen der Halbleiterschichtenfolge (1) im Bereich der zu erzeugenden Trenngräben (71),b2) teilweises Entfernen der Verbindungsschichtenfolge (3) in dem Bereich der teilweise entfernten Halbleiterschichtenfolge (1),b3) Aufbringen einer ALD-Schicht (5) an allen der Grundfläche (41c) abgewandten freiliegenden Außenflächen des Schichtenverbundes (14),b4) teilweises Entfernen der ALD-Schicht (5) im Bereich der zu erzeugenden Trenngräben (71) von einer der Grundfläche (41c) abgewandten Trägerdeckfläche (41a) des Trägers (41), b5) teilweises Entfernen des Trägers (41) in dem Bereich der teilweise entfernten Halbleiterschichtenfolge (1) und der teilweise entfernten Verbindungsschichtenfolge (3), wobei für die Schritte b1), b2) und b5) zumindest teilweise ein Trockenätzverfahren Verwendung findet.

公开(公告)号：DE102018103505A1

公开(公告)日：2019-08-22

申请号：DE102018103505

申请日：2018-02-16

Applicant: OSRAM OPTO SEMICONDUCTORS GMBH

Inventor： HÖPPEL LUTZ ,  PFEUFFER ALEXANDER F

IPC: H01L21/58 ,  H01L21/60 ,  H01L23/482 ,  H01L25/075 ,  H01L33/62

Abstract: Ein Komposithalbleiterbauelement (10) weist ein Trägersubstrat (100) aus einem Halbleitermaterial sowie einen auf dem Trägersubstrat (100) angeordneten Halbleiterchip (200) auf. Das Trägersubstrat (100) weist ein von einer ersten Hauptoberfläche (110) des Trägersubstrats (100) hervorstehendes Element (130) auf, das ein elektrisch leitfähiges Material (135) umfass. Das elektrisch leitfähige Material ist mit einem Kontaktbereich (120) elektrisch leitend verbunden. Der Halbleiterchip (200) weist an einer ersten Oberfläche (210) mindestens eine Kontaktfläche (225, 228) auf, welche mit dem elektrisch leitfähigen Material (135) des hervorstehenden Elements (130) elektrisch verbunden ist. Die Kontaktfläche (225, 228) hat an einer Position, an der die Kontaktfläche (225, 228) und das elektrisch leitfähige Material (135) des hervorstehenden Element (130) jeweils miteinander in Kontakt stehen, eine größere laterale Ausdehnung als das hervorstehende Element (130).

公开(公告)号：DE112015005964A5

公开(公告)日：2017-10-12

申请号：DE112015005964

申请日：2015-12-01

Applicant: OSRAM OPTO SEMICONDUCTORS GMBH

Inventor： HÖPPEL LUTZ ,  MALM NORWIN VON

IPC: H01L33/38 ,  H01L33/48 ,  H01L33/62

公开(公告)号：DE102015111721A1

公开(公告)日：2017-01-26

申请号：DE102015111721

申请日：2015-07-20

Applicant: OSRAM OPTO SEMICONDUCTORS GMBH

Inventor： HÖPPEL LUTZ ,  MOLNAR ATTILA

IPC: H01L33/60 ,  H01L21/301 ,  H01L21/302 ,  H01L21/782 ,  H01L33/20

Abstract: Es wird unter anderem ein Verfahren zur Herstellung einer Vielzahl von Halbleiterchips angegeben, umfassend die folgende Schritte: – Bereitstellen eines Substrats (1), – Aufbringen einer Halbleiterschichtenfolge (2) auf das Substrat (1), – Erzeugen einer Vielzahl von Ausnehmungen (6) in der Halbleiterschichtenfolge (2) von der dem Substrat (1) abgewandten Seite der Halbleiterschichtenfolge (2), – Ablösen des Substrats (1) von der Halbleiterschichtenfolge (2), – Dünnen der Halbleiterschichtenfolge (2) von der dem Substrat (1) vor dem Ablösen des Substrats (1) zugewandten Seite.

公开(公告)号：DE102015111493A1

公开(公告)日：2017-01-19

申请号：DE102015111493

申请日：2015-07-15

Applicant: OSRAM OPTO SEMICONDUCTORS GMBH

Inventor： MAUTE MARKUS ,  HÖPPEL LUTZ ,  MOOSBURGER JÜRGEN ,  SCHWARZ THOMAS ,  SABATHIL MATTHIAS ,  WIRTH RALPH ,  LINKOV ALEXANDER ,  BAUR JOHANNES

IPC: H01L33/10 ,  H01L33/36 ,  H01L33/46

Abstract: Es wird ein Bauelement (100) mit einem Träger (1) und einem auf dem Träger angeordneten Halbleiterkörper (2) angegeben, wobei der Halbleiterkörper eine aktive Schicht (23) aufweist, die im Betrieb des Bauelements zur Erzeugung einer elektromagnetischen Strahlung (L) eingerichtet ist. Das Bauelement weist außerdem eine elektrische Kontaktschicht (61) auf einer Strahlungsaustrittsfläche auf, wobei das Bauelement in unmittelbarer Umgebung der elektrischen Kontaktschicht eine Abschirmungsstruktur (4) enthält, die dazu eingerichtet ist, ein Auftreffen der von der aktiven Schicht erzeugten elektromagnetischen Strahlung auf die Kontaktschicht zu verhindern.

公开(公告)号：DE112015000888A5

公开(公告)日：2016-10-27

申请号：DE112015000888

申请日：2015-02-20

Applicant: OSRAM OPTO SEMICONDUCTORS GMBH

Inventor： GÖÖTZ BRITTA ,  MOOSBURGER JÜRGEN ,  SINGER FRANK ,  HÖPPEL LUTZ

IPC: H01L33/00 ,  H01L33/52

公开(公告)号：DE102015100575A1

公开(公告)日：2016-07-21

申请号：DE102015100575

申请日：2015-01-15

Applicant: OSRAM OPTO SEMICONDUCTORS GMBH

Inventor： HÖPPEL LUTZ

IPC: H01L23/04 ,  H01L21/50 ,  H01L31/0203 ,  H01L33/52 ,  H01L33/62

Abstract: Es wird ein Verfahren zur Herstellung einer Mehrzahl von optoelektronischen Halbleiterbauelementen (1) angegeben, wobei das Verfahren die Schritte umfasst: a) Bereitstellen eines Verbunds (3) mit einer Halbleiterschichtenfolge (20), wobei der Verbund eine Mehrzahl von mechanisch miteinander verbundenen Bauelementbereichen (3) aufweist; b) Ausbilden einer Mehrzahl von Anschlussflächen (4) auf der Halbleiterschichtenfolge, wobei auf jedem Bauelementbereich zumindest eine Anschlussfläche ausgebildet wird; c) Ausbilden einer Formmasse (50) auf der Halbleiterschichtenfolge, wobei die Formmasse die Zwischenräume (45) zwischen den Anschlussflächen füllt; d) Vereinzeln des Verbunds mit der Formmasse, wobei beim Vereinzeln aus der Formmasse eine Mehrzahl von Formkörpern (5) gebildet wird, denen jeweils ein aus einem Bauelementbereich des Verbunds hervorgehender Halbleiterkörper (2) zugeordnet ist. Weiterhin wird ein optoelektronisches Halbleiterbauelement angegeben.