公开(公告)号：KR100425581B1

公开(公告)日：2004-04-03

申请号：KR1020010056434

申请日：2001-09-13

Applicant: 한국전자통신연구원

Inventor： 권성구 ,  유성욱 ,  박종문 ,  박건식 ,  김보우

IPC: H01L21/28

Abstract: PURPOSE: A semiconductor device having a metal wiring layer completely buried in a hole and fabrication method by using a selective nitridation process are provided to prevent generation of a void and a short circuit when the metal line layer is buried into a contact hole or a via hole. CONSTITUTION: A hole(104) and an interlayer dielectric(103) are formed on a semiconductor substrate(101). The first material layer pattern(105a) is formed on an inner wall and a bottom of the hole(104) and the interlayer dielectric(103). The second material layer pattern(109a) is formed on the first material layer pattern(105a). A metal line layer is formed by burying sequentially the first metal layer pattern(111a), the second metal layer pattern(113a), the third metal layer pattern(115a), and the fourth metal layer pattern(117a) into the hole(104).

Abstract translation: 目的：提供一种具有完全埋入孔中的金属布线层和通过使用选择性氮化处理的制造方法的半导体器件，以防止当金属线层埋入接触孔或通孔中时产生空隙和短路 孔。 构造：在半导体衬底（101）上形成孔（104）和层间电介质（103）。 第一材料层图案（105a）形成在孔（104）和层间电介质（103）的内壁和底部上。 第二材料层图案（109a）形成在第一材料层图案（105a）上。 通过将第一金属层图案（111a），第二金属层图案（113a），第三金属层图案（115a）和第四金属层图案（117a）顺序埋入孔（104）中形成金属线层 ）。

公开(公告)号：KR1020030053281A

公开(公告)日：2003-06-28

申请号：KR1020010083457

申请日：2001-12-22

Applicant: 한국전자통신연구원

Inventor： 곽명신 ,  엄낙웅 ,  김보우

IPC: H03H17/02

CPC classification number: H03H17/02 ,  H03H17/0269 ,  H03H17/0444 ,  H03H17/0671

Abstract: PURPOSE: An interpolation filter using an over-sampling method is provided to control an over-sampling ratio and perform accurately a sampling conversion process by using a two-level interpolation filter and the second order demodulator. CONSTITUTION: An interpolation filter includes a two-level interpolation filter and the second order sigma delta demodulator(300). The two-level interpolation filter is formed with an FIR filter(100) and a Comb filter(200) in order to perform an over-sampling process for a digital input signal of low frequency. The second order sigma delta demodulator receives the sampled signal from the two-level interpolation filter and output PDM data of 1 bit. The FIR filter includes a data register having a shift register, a coefficient ROM for storing filter calculation coefficients, a multiplier for multiplying the output of the data register by the filter coefficient of the coefficient ROM, an adder for adding an output of the multiplier to an output of the accumulator, a multiplexer for receiving the output of the accumulator and outputting parallel data of 10 bits, and a serial/parallel register for converting the parallel data of 10 bits to the serial data of 10 bits.

Abstract translation: 目的：提供使用过采样方法的内插滤波器来控制过采样率，并通过使用二级内插滤波器和二阶解调器来精确地执行采样转换处理。 构成：内插滤波器包括一个二电平内插滤波器和二阶Σ-Δ解调器（300）。 两级内插滤波器由FIR滤波器（100）和梳状滤波器（200）形成，以对低频的数字输入信号执行过采样处理。 二阶Σ-Δ解调器从二电平内插滤波器接收采样信号并输出​​1位的PDM数据。 FIR滤波器包括具有移位寄存器的数据寄存器，用于存储滤波器计算系数的系数ROM，用于将数据寄存器的输出乘以系数ROM的滤波器系数的乘法器，用于将乘法器的输出相加的加法器 累加器的输出，用于接收累加器的输出并输出10位的并行数据的多路复用器，以及用于将10位的并行数据转换为10位的串行数据的串行/并行寄存器。

公开(公告)号：KR1020010037449A

公开(公告)日：2001-05-07

申请号：KR1019990044998

申请日：1999-10-18

Applicant: 한국전자통신연구원

Inventor： 조채룡 ,  이원재 ,  유병곤 ,  유인규 ,  김보우

IPC: H01L29/786

Abstract: PURPOSE: A non-destructive read-out field effect transistor is provided to obtain enhanced stability by manufacturing an SBN thin film through an organic metal heat decomposition. CONSTITUTION: Ba 2-ethylhexanoate and Sr 2-ethylhexanoate are solved into xylene solvent and Nb-ethoxide is solved into 2-methoxyethanol to prepare a precursor solution. The precursor solution is deposited on a substrate to form an SBN thin film through spin-coating at 3000 rpm. The spin coated thin film is first dried at 150 deg.C for 5 minutes, and second dried at 450 deg.C for 5 minutes. The second drying is repeated to obtain a desired thickness of the thin film. Annealing is performed for the final crystallization at 850 deg.C under an oxygen or air atmosphere for 30 minutes to 1 hour.

Abstract translation: 目的：提供一种非破坏性的读出场效应晶体管，通过有机金属热分解制造SBN薄膜来获得更高的稳定性。 构成：将2-乙基己酸钡和Sr 2-乙基己酸酯溶解在二甲苯溶剂中，并将铌酸乙酯溶解在2-甲氧基乙醇中以制备前体溶液。 将前体溶液沉积在基底上以通过以3000rpm旋涂形成SBN薄膜。 旋涂的薄膜首先在150℃下干燥5分钟，然后在450℃下干燥5分钟。 重复第二次干燥以获得期望的薄膜厚度。 在氧气或空气气氛下，在850℃下进行退火30分钟至1小时。

公开(公告)号：KR1020010002725A

公开(公告)日：2001-01-15

申请号：KR1019990022661

申请日：1999-06-17

Applicant: 한국전자통신연구원

Inventor： 김시호 ,  유병곤 ,  김보우 ,  이원재

IPC: G11C16/00

Abstract: PURPOSE: A nonvolatile ferroelectric memory device and method for driving the device is provided to independently select only one cell when programming an information of the first state and the second state, thereby preventing a drain disturb at a nonselected cell. CONSTITUTION: A nonvolatile ferroelectric memory device includes a large number of ferroelectric transistor cells, a large number of word lines(W/L), a large number of source lines(S/L), a large number of bit lines(B/L), and a large number of well lines. The large number of ferroelectric transistor cells are arranged in a matrix in the direction of a row and a column. The large number of word lines are commonly connected to each gate electrode of the ferroelectric transistors in each row direction. The large number of source lines are commonly connected to one side junction of the ferroelectric transistor in each column direction. The large number of bit lines are commonly connected to other side of the ferroelectric transistors in each column direction. The large number of well lines are commonly connected to the well of the ferroelectric transistors in each column direction.

Abstract translation: 目的：提供用于驱动该器件的非易失性铁电存储器件和方法，用于在编程第一状态和第二状态的信息时独立地仅选择一个单元，从而防止非选定单元的漏极干扰。 构成：非易失性铁电存储器件包括大量的铁电晶体管单元，大量字线（W / L），大量源极线（S / L），大量位线（B / L ），还有大量井线。 大量的铁电晶体管单元沿行和列的方向排列成矩阵。 大量的字线通常连接到每个行方向上的铁电晶体管的每个栅电极。 大量的源极线通常连接到铁电晶体管的每个列方向的一侧结。 大量的位线在每个列方向上通常连接到铁电晶体管的另一侧。 大量的阱线在每个列方向上通常连接到铁电晶体管的阱。

公开(公告)号：KR1020000034004A

公开(公告)日：2000-06-15

申请号：KR1019980051099

申请日：1998-11-26

Applicant: 한국전자통신연구원

Inventor： 김시호 ,  김보우 ,  유병곤 ,  이원재

IPC: G11C7/06

CPC classification number: G11C11/22

Abstract: PURPOSE: A nonvolatile ferroelectric memory is provided to decrease the number of cycles which is authorized to a reference cell and extend operation life of a memory by constructing a memory array so that a reference cell word line, which is connected with a sense amplifier which is not selected, is not selected in read/write operation. CONSTITUTION: A memory cell and reference cells, which has one select transistor(MB) and one ferroelectric storage capacitor(Cs) respectively, are arrayed in a form of a matrix in a nonvolatile ferroelectric memory. The reference cell is operated only when both of a select signal of the corresponding reference cell and the reference cell word line(RWL) are authorized by having a logic gate in which an output end is connected to a gate of a select transistor of the reference cell(MB) and one input end is connected to a reference cell word line(RWL) and the other input end is connected to a selection signal of corresponding reference cell. According to this invention, because an information of the reference cell is read by turning on the selection transistor of the corresponding reference cell(MB) which is connected to the selected sense amplifier, the number of cycles of a voltage which is authorized to the reference cell decreases. So a total life of memory increases.

Abstract translation: 目的：提供非易失性铁电存储器，以减少授权给参考单元的周期数，并通过构造存储器阵列延长存储器的使用寿命，使得与读出放大器相连的参考单元字线 未选择，在读/写操作中未选择。 构成：分别具有一个选择晶体管（MB）和一个铁电存储电容器（Cs）的存储单元和参考单元在非易失性铁电存储器中以矩阵的形式排列。 参考单元仅在相应参考单元的选择信号和参考单元字线（RWL）都通过具有其输出端连接到参考的选择晶体管的栅极的逻辑门被授权时才被操作 单元（MB）和一个输入端连接到参考单元字线（RWL），另一个输入端连接到相应参考单元的选择信号。 根据本发明，由于通过接通与所选读出放大器连接的相应参考单元（MB）的选择晶体管来读取参考单元的信息，所以被授权给参考的电压的周期数 细胞减少。 所以记忆的总寿命增加。

公开(公告)号：KR100237180B1

公开(公告)日：2000-01-15

申请号：KR1019970018894

申请日：1997-05-16

Applicant: 한국전자통신연구원

Inventor： 조남인 ,  남형진 ,  김보우

IPC: H01L29/78

Abstract: 본 발명은 종래의 실리콘 채널로 만들어지는 MOS 트랜지스터와는 달리 실리콘 게르마늄 전도 채널을 갖는 MOS 트랜지스터의 구조에 관한 것으로, 게이트 산화막의 하단 채널 영역에 실리콘 게르마늄층, 델타 도핑층, 콘트롤층을 구비하는 것을 특징으로 한다. 본 발명에 따른 실리콘 게르마늄 전도 채널을 갖는 MOS 트랜지스터는 채널 영역의 불순물 분포와 물질의 변화에 의해 결정되는 에너지 밴드 구조에 의해 델타 도핑층에 초기에 주입된 불순물이 소자의 단자에 인가되는 전압 조건에 따라 표면에 갇히게 되며, 이로써 불순물 산란 현상이 없는 전도 채널이 형성되어 소자의 동작 속도를 증가시키는 효과가 있으며, 또한 델타 도핑층 하단의 콘트롤층의 두께와 불순물 도핑 정도에 따라 문턱 전압, 스윙, 디아이비엘 등과 같은 소자의 주요 특성을 쉽게 조정할 수 있다.

公开(公告)号：KR1019990086512A

公开(公告)日：1999-12-15

申请号：KR1019980019516

申请日：1998-05-28

Applicant: 한국전자통신연구원

Inventor： 김도훈 ,  이각현 ,  최상수 ,  정해빈 ,  김보우

IPC: H01L21/027

Abstract: 본 발명은 리소그래피 장비의 광학계가 갖는 초점심도를 확장하여 광학계 광축 방향의 보다 넓은 범위에서 원하는 해상도의 상을 얻을 수 있도록 하는, 복굴절 물질로 만들어진 투과형 광학부품을 사용하여 리소그래피 장비용 광학계의 초점심도를 확장하는 방법 및 장치에 관한 것이다.
본 발명은, 조명광으로 원본인 마스크를 조명하고 광학계를 사용하여 이를 작업물 위에 전사하여 미세 형상을 만들어주는 리소그래피 장비에 있어서,
상기 광학계는, 부품 또는 유니트의 일부로서 복굴절 물질로 제작된 투과형 복굴절 광학부품 또는 이들의 결합으로 이루어지는 복굴절 광학유니트를 포함하여,
상기 복굴절 광학유니트에 의해 맺히는 상이 조명광의 편광 성분에 따라 광학계의 광축 방향으로 서로 다른 위치에 맺히게 하여 초점심도를 확장하도록 하는 방법 및 장치로서 이루어지고,
이러한 복굴절 물질로 평행평판 또는 렌즈와 같은 광학부품을 제작하여 광학계를 구성하는 부분품으로서 광학계 내에 설치하면 입사한 빛의 편광방향에 따라서 그 굴절률에 차이가 나타나게 되어 빛이 지나가게 되는 경로가 달라지게 되고 그 결과 광학계의 광축 방향을 따라 상을 맺는 위치가 달라지게 되어 일정한 범위에서 연속적으로 상을 맺게 됨으로써 이 범위에서 원하는 해상도의 상을 얻을 수 있게 되므로써,
리소그래피 장비에 장착되는 광학계에 적용되어 반도체나 디스플레이 소자, 미소 기전 소자(micro electro-mechanical system) 등을 사진 전사적 방법에 의해 제작할 때 원하는 해상도의 상이 맺히는 범위를 광축방향으로 확장하여 생산성을 높이는 데 사용하거나 두께가 두꺼운 감광물질의 전체 두께를 감광시키기 위하여 사용할 수 있다.

公开(公告)号：KR1019990085203A

公开(公告)日：1999-12-06

申请号：KR1019980017431

申请日：1998-05-14

Applicant: 한국전자통신연구원

Inventor： 이영민 ,  이상복 ,  주철원 ,  박흥옥 ,  백종태 ,  김보우

IPC: H01L23/00

Abstract: 본 발명은 LGA(land grid array) 형태를 갖는 패키지(package)에서 표면실장을 가능하게 하는 도전성 패드가 박힌 테이프를 이용한 에리어 어레이 패키지(area array package) 제조방법에 관한 것이다.
종래의 LGA는 표면 실장형인 BGA(ball grid array) 패키지와 삽입형인 PGA(pin grid array) 패키지로 구분된다. BGA의 경우 랜드 패드(land pad)에 개 개의 솔더볼(solder ball)을 부착하는 방법을 사용하는데, 솔더볼 부착 공정 중에 솔더볼 탈락 혹은 인접 솔더볼과 단락되는 불량이 발생하기 쉽다. 특히 최근의 CSP(chip scale package)와 같은 미세 피치(fine pitch) BGA의 경우에는 작은 솔더볼을 부착해야 하므로 이러한 불량이 아주 높다. 본 발명에서는 플랙서블(flexible) 한 폴리머 테이프에 레이저 가공이나 사진전사 공법을 이용하여 일정하고 미세한 피치(pitch)를 갖는 비아 홀(via hall)를 형성하고 폴리머와 접착성이 좋은 점착 층를 얇게 증착한 후에 전기도금으로 비아 홀를 채워 양쪽에 반원형태의 도전성 패드를 만든다. 이렇게 만들어 진 MEMT(metal embedded matrix tape)를 LGA 패키지의 랜드 패드에 접착 시킨 후에 용융가열(reflow)하여 솔더 패드를 부착하는 방법으로서, 종래의 솔더 볼을 개별로 부착하는 방법과 비교하여 부착 방법을 매우 단순화할 수 있다.

公开(公告)号：KR1019990084635A

公开(公告)日：1999-12-06

申请号：KR1019980016541

申请日：1998-05-08

Applicant: 한국전자통신연구원

Inventor： 이원재 ,  유병곤 ,  유종선 ,  이진효 ,  김보우

IPC: H01L27/10

Abstract: 본 발명은 반도체 제조 분야에 관한 것으로, 특히 하나의 트랜지스터로 하나의 메모리 셀의 구성이 가능한 강유전체 트랜지스터 메모리 소자에 관한 것이다. 본 발명은 동작 전압을 감소시키며, 우수한 강유전체 특성을 확보할 수 있는 강유전체 트랜지스터 메모리 소자를 제공하는데 그 목적이 있다. 이를 위하여 본 발명은 강유전체 박막을 게이트 유전막으로 채택한 비파괴 독출형 전계효과 트랜지스터를 단위 셀로 하는 강유전체 트랜지스터 메모리 소자를 구현함에 있어서, 강유전체 박막과 기판 사이에 절연막/고유전체 박막을 채용하여 기판과의 계면 특성을 향상시키고 불순물의 상호 확산을 방지하며 동작 전압을 감소시킬 수 있다. 또한, 강유전체 박막과 기판 사이에 절연막/전도성 산화막을 채용하여 강유전체 박막의 결정 특성 및 피로(fatigue) 특성을 개선하였다. 이와 더불어 본 발명은 상기한 게이트 구조를 덮는 보호막을 채용하여 강유전체 박막을 이루는 원소의 휘발에 의한 소자의 열화를 방지하였다.

公开(公告)号：KR100218677B1

公开(公告)日：1999-09-01

申请号：KR1019960072531

申请日：1996-12-26

Applicant: 한국전자통신연구원

Inventor： 최상수 ,  전영진 ,  김보우 ,  유형준

IPC: G03F1/22 ,  G03F1/70 ,  H01L21/027

Abstract: 본 발명은 X-선 마스크 및 그 제조방법에 관한 것으로, 얼라인먼트 윈도우(alignment window)부분의 멤브레인 위에 얼라인먼트 마크(alignment mark)를 형성하고, 얼라인먼트 윈도우 부분에서 얼라인먼트 마크 부분을 제외한 멤브레인 부분을 제거하여 관통공(through hole)들이 형성되게 함으로써, X-선 리소그래피(lithography) 공정동안에 얼라인먼트 마크에서 발생되는 얼라인먼트 신호(alignment signal)의 콘트라스트(contrast)를 최대로 할 수 있도록 한 기술이다.