Abstract:
본 발명은 다결정 실리콘층의 제조방법, 박막트랜지스터, 그를 포함하는 유기전계발광표시장치 및 그들의 제조방법에 관한 것으로써, 기판을 제공하고, 상기 기판 상에 버퍼층을 형성하고, 상기 버퍼층 상에 비정질 실리콘층을 형성하고, 상기 비정질 실리콘층 상에 홈을 형성하고, 상기 비정질 실리콘층 상에 캡핑층을 형성하고, 상기 캡핑층 상에 금속촉매층을 형성하고, 상기 기판을 열처리하여, 상기 비정질 실리콘층을 다결정 실리콘층으로 결정화하는 것을 특징으로 하는 다결정 실리콘층의 제조방법에 관한 것이다. 그리고, 기판; 상기 기판 상에 위치하는 버퍼층; 상기 버퍼층 상에 위치하는 반도체층; 상기 기판 전면에 걸쳐 위치하는 게이트 절연막; 상기 반도체층에 대응되는 게이트 전극; 및 상기 게이트 전극과 절연되며, 상기 반도체층과 연결되는 소스/드레인 전극을 포함하며, 상기 반도체층의 상부 표면에는 홈을 포함하며, 상기 홈에는 금속실리사이드가 위치하는 것을 포함하는 것을 특징으로 하는 박막트랜지스터 및 그의 제조방법에 관한 것이며, 상기 박막트랜지스터를 포함하는 유기전계발광표시장치 및 그의 제조방법에 관한 것이다. 다결정 실리콘층, 금속촉매
Abstract:
본 발명은 다결정 실리콘층의 제조방법, 박막트랜지스터, 그를 포함하는 유기전계발광표시장치 및 그들의 제조방법에 관한 것으로써, 더 상세하게는 기판을 제공하고, 상기 기판 상에 버퍼층을 형성하고, 상기 버퍼층 상에 금속촉매층을 형성하고, 상기 금속촉매층의 금속촉매를 버퍼층으로 확산시키고, 상기 금속촉매층을 제거하고, 상기 버퍼층 상에 비정질 실리콘층을 형성하고, 상기 기판을 열처리하여 상기 비정질 실리콘층을 다결정 실리콘층으로 결정화시키는 것을 특징으로 하는 다결정 실리콘층의 제조방법에 관한 것이다. 그리고 기판; 상기 기판 상에 위치하는 버퍼층; 상기 버퍼층 상에 위치하는 반도체층; 상기 반도체층을 포함하는 기판상에 위치하는 게이트 절연막; 상기 게이트 절연막 상에 위치하는 게이트 전극; 및 상기 반도체층과 전기적으로 연결되는 소스/드레인 전극을 포함하며, 상기 버퍼층과 상기 반도체층이 접촉하는 계면에 금속실리사이드를 포함하는 것을 특징으로 하는 박막트랜지스터 및 그의 제조방법에 관한 것이며, 상기 박막트랜지스터를 구비하는 유기전계발광표시장치 및 그의 제조방법에 관한 것이다. 다결정 실리콘, 금속촉매
Abstract:
PURPOSE: A device for processing a substrate by heat is provided to separate and control each heater, thereby minimizing temperature spreading in a process chamber. CONSTITUTION: A plurality of substrates(10) is loaded in a boat(20). The boat is inputted into a process chamber(30). A heater chamber(50) applies heat to the process chamber. A base plate(60) supports the boat. A gas injecting hole(70) is connected to a gas supply source. A gas discharging hole(80) is connected to a vacuum pump to discharge by-products and residual gases to the outside.
Abstract:
PURPOSE: A substrate processing apparatus is provided to uniformly heat the inside of a processing chamber by installing the upper heating unit, an external heating unit and a middle part heating unit. CONSTITUTION: A substrate processing apparatus includes a processing chamber(120), a boat(110), an external heating unit(130), and a transporting unit(140). A plurality of substrates is loaded on the boat. The external heating unit is placed on the external side of the processing chamber. The transporting unit transports the boat with respect to the processing chamber and includes a lower heating unit. A middle part heating unit is placed on the center part of the boat.
Abstract:
본 발명은 박막트랜지스터, 그의 제조방법, 및 이를 포함하는 유기전계발광표시장치에 관한 것으로, 기판; 상기 기판 상에 위치하며, 채널 영역, 소오스/드레인 영역 및 바디콘택영역을 포함하는 반도체층; 상기 반도체층 상에 위치하며, 상기 바디콘택영역을 노출시키는 게이트 절연막; 상기 게이트 절연막 상에 위치하고, 상기 게이트 절연막에 의해 노출된 상기 바디콘택영역과 접하는 실리콘막; 상기 실리콘막 상에 위치하는 게이트 전극; 상기 게이트 전극 상에 위치하는 층간 절연막; 및 상기 층간 절연막 상에 위치하며, 상기 소오스/드레인 영역과 전기적으로 연결되는 소오스/드레인 전극을 포함하며, 상기 바디콘택영역은 상기 반도체층의 에지 영역 내에 형성된 것을 특징으로 하는 박막트랜지스터 및 그의 제조방법과 그를 구비하는 유기전계발광표시장치에 관한 것이다. 에지 효과, 금속 촉매, SGS 결정화법
Abstract:
PURPOSE: A polycrystalline silicon manufacturing is provided to improve the charge mobility of crystallized polycrystalline silicon layer by using hydrogen gas as the carrier gas during forming the amorphous silicon layer. CONSTITUTION: A buffer layer(110) is formed on a substrate(100). An amorphous silicon layer(120) is formed on the buffer layer. A capping layer(130) is formed on the amorphous silicon layer. A crystallization guiding metal layer(140) is formed by depositing the crystallization guiding metal on the capping layer.
Abstract:
PURPOSE: A thin layer transistor, a manufacturing method thereof, and an organic electronic light emitting display device for including the same are provided to reduce contact resistance by arranging the patterned second metallic catalyst crystallization area between the first metallic catalyst crystallization area and source/drain electrode. CONSTITUTION: A semiconductor layer is formed on a substrate(100). The semiconductor layer is composed of a first metallic catalyst crystallization area(160), source/drain areas(190a,190b) including the second metallic catalyst crystallization area(170). A gate electrode(120) is opposite to the channel area of the semiconductor layer. A gate insulating layer is interposed between the semiconductor layer and gate electrode. The source/drain electrode is electrically connected through the contact layer to the source/drain area.