公开(公告)号：KR100601953B1

公开(公告)日：2006-07-14

申请号：KR1020040030928

申请日：2004-05-03

Applicant: 삼성전자주식회사

Inventor： 박영수 ,  이정현 ,  조중래 ,  구준모 ,  김석필 ,  신상민

IPC: H01L27/105

CPC classification number: H01L28/91 ,  H01L27/11502 ,  H01L27/11507 ,  H01L28/55 ,  H01L28/65

Abstract: 본 발명은 메모리 소자의 캐패시터 및 그 제조 방법에 관한 것이다. 트랜지스터 구조체를 포함하는 메모리 소자의 캐패시터에 있어서, 트랜지스터 구조체를 포함하는 메모리 소자의 캐패시터에 있어서, 상기 트랜지스터 구조체의 불순물 영역 상에 형성되며, 금속 전극 및 상기 금속 전극의 일부 영역에 형성된 금속 산화물 전극을 포함하는 하부 전극; 상기 하부 전극에 포함된 금속 전극 및 금속 산화물 전극과 각각 접촉하며 형성된 강유전체층; 및 상기 강유전체층 상에 형성된 상부 전극;을 포함하는 메모리 소자의 캐패시터 및 그 제조 방법을 제공한다. 따라서, 피로 특성이 좋으며, 고집적 반도체 메모리 소자의 구현이 가능하다.

公开(公告)号：KR1020060040003A

公开(公告)日：2006-05-10

申请号：KR1020040089171

申请日：2004-11-04

Applicant: 삼성전자주식회사

Inventor： 구준모 ,  김명원 ,  강병권

IPC: H04N5/232

CPC classification number: H04N5/23248 ,  G02B13/001 ,  G02B27/646 ,  H04N5/2253 ,  H04N5/23287

Abstract: 본 발명은 카메라 렌즈 어셈블리의 손떨림 보정 장치에 있어서, 고정성 기판; 상기 기판 상에 유동 가능하게 배치되는 유동성 기판; 상기 유동성 기판의 주변을 둘러싸게 제공되고, 상기 고정성 기판 상에 고정된 고정성 빗살(comb) 구조; 및 상기 유동성 기판의 주변을 둘러싸게 제공되고, 상기 유동성 기판과 함께 상기 고정성 기판 상에서 유동 가능하게 구성되는 유동성 빗살 구조를 포함하고, 상기 고정성 빗살 구조와 유동성 빗살 구조에 전압이 인가됨에 따라 상기 고정성 빗살 구조와 유동성 빗살 구조 사이에 작용하는 인력에 의해 상기 유동성 기판이 유동하는 카메라 렌즈 어셈블리의 손떨림 보정 장치를 개시한다. 상기와 같이 구성된 카메라 렌즈 어셈블리의 손떨림 보정 장치는 이미지 센서가 설치되는 유동성 기판 및 유동성 기판을 유동시키기 위한 구조물들을 MEMS 기법으로 제작함으로써 손떨림 보정 장치의 소형화 및 제품의 정밀도 향상에 기여하게 되었다.
카메라, 손떨림, 보정, 반도체 식각, 빗살(comb) 구조

Abstract translation: 本发明涉及一种用于照相机镜头组件的图像稳定装置，包括：固定基板; 设置在基板上以便可流动的柔性基板; 固定梳状结构，围绕柔性基板的周边设置并固定在固定基板上; 并且其中所提供环绕液体基板的周边，包括流动性梳状结构，其中，与所述液体基质，并且使结晶衬底上流动结构，并且高电压被施加到所述无定形梳状结构和流动性梳​​形结构 它由照相机透镜组件，其中所述流体流动器件基板的图像稳定之间作用的力公开了一种梳状晶结构和流动性梳​​形结构。 对于如上述那样构成的照相机透镜组件的运动补偿装置已经通过产生一个结构中流动的流体的基底流动和在其上的图像传感器设有MEMS技术在基材有助于减小尺寸和相机抖动校正装置的产品的精度的提高。

公开(公告)号：KR1020030065676A

公开(公告)日：2003-08-09

申请号：KR1020020005393

申请日：2002-01-30

Applicant: 삼성전자주식회사

Inventor： 구준모

IPC: H01L21/205

Abstract: PURPOSE: A flame hydrolysis deposition apparatus for silicon wafer fabrication is provided to form uniformly a silica layer on the surface of a silicon wafer by using two or more torches for performing an oxidation process and a hydrolysis process. CONSTITUTION: A flame hydrolysis deposition apparatus for fabricating a silicon wafer includes a turntable(23a), a plurality of torches(25a,25b), and a plurality of absorption and exhaust units(27a,27b). The turntable is used for loading and rotating a plurality of silicon wafers. The torches are used for generating silica particles by using an oxidation process and a hydrolysis process for flame material gases and chemical reaction gases. The absorption and exhaust units are used for absorbing or exhausting the silica particles which are not deposited on the silicon wafer. The torches are arranged in an interval of the same angle.

Abstract translation: 目的：提供用于硅晶片制造的火焰水解沉积装置，通过使用两个或更多个焊炬进行氧化工艺和水解工艺，在硅晶片的表面上均匀地形成二氧化硅层。 构成：用于制造硅晶片的火焰水解沉积装置包括转台（23a），多个炬（25a，25b）和多个吸收和排出单元（27a，27b）。 转盘用于加载和旋转多个硅晶片。 火炬用于通过使用氧化工艺和用于火焰材料气体和化学反应气体的水解方法产生二氧化硅颗粒。 吸收和排出单元用于吸收或排出未沉积在硅晶片上的二氧化硅颗粒。 手电筒以相同角度的间隔排列。

公开(公告)号：KR101314328B1

公开(公告)日：2013-10-01

申请号：KR1020070007641

申请日：2007-01-24

Applicant: 삼성전자주식회사

Inventor： 김원주 ,  박윤동 ,  구준모 ,  김석필 ,  이태희

IPC: H01L27/115 ,  H01L21/8247

CPC classification number: H01L29/7881 ,  G11C16/3418 ,  H01L27/115 ,  H01L27/11521 ,  H01L29/42328 ,  H01L29/42336 ,  H01L29/66825

Abstract: 노어 타입의 플래시 메모리 소자의 단점들을 동시에 극복할 수 있는 비휘발성 메모리 소자 및 그 동작 방법이 제공된다. 비휘발성 메모리 소자에서, 제 1 제어 게이트 전극은 반도체 기판 상에 제공된다. 제 1 전하 저장층은 상기 반도체 기판 및 상기 제 1 제어 게이트 전극 사이에 개재된다. 소오스 영역은 상기 제 1 제어 게이트 전극 일측의 상기 반도체 기판에 한정된다. 제 1 보조 게이트 전극은 상기 제 1 제어 게이트 전극의 타측에 배치되고, 상기 반도체 기판 내부로 리세스되어 형성된다. 제 1 드레인 영역은 상기 제 1 제어 게이트 전극 반대편의 상기 제 1 보조 게이트 전극 일측의 상기 반도체 기판에 한정된다. 그리고, 비트 라인은 상기 제 1 드레인 영역에 연결된다.

Abstract translation: 提供了一种可以同时克服NOR型闪存器件的缺点的非易失性存储器件及其操作方法。 在非易失性存储器件中，第一控制栅极电极设置在半导体衬底上。 第一电荷存储层插入在半导体衬底与第一控制栅电极之间。 源极区被限制在第一控制栅极的一侧上的半导体衬底上。 第一辅助栅电极设置在第一控制栅电极的另一侧上并且凹进到半导体衬底中。 第一漏极区域被限制在第一辅助栅极电极的与第一控制栅极电极相对的一侧上的半导体衬底。 位线连接到第一漏极区域。

公开(公告)号：KR101281165B1

公开(公告)日：2013-07-02

申请号：KR1020060012033

申请日：2006-02-08

Applicant: 삼성전자주식회사

Inventor： 최혁순 ,  이효석 ,  구준모 ,  김광희

IPC: B82B3/00

CPC classification number: B05D3/0263 ,  B05D1/00 ,  B05D1/185 ,  B05D2401/32 ,  B22F1/0018 ,  B22F1/0062 ,  B22F2998/00 ,  B82Y10/00 ,  B82Y30/00 ,  Y10T428/24355 ,  Y10T428/24372 ,  Y10T428/24479 ,  Y10T428/2457 ,  Y10T428/2462 ,  B22F1/0022

Abstract: 본 발명에 의하면 대류 정렬을 이용한 나노입자의 배열방법 및 그에 적용되는 대류 정렬 장치가 개시된다. 개시된 나노입자의 배열방법은 나노입자에 코팅층을 형성하는 코팅 단계, 코팅된 나노입자가 다수 수용된 콜로이드 용액이 사이에 위치되도록 서로 소정의 유격을 두고 대면하고 있는 제1, 제2 기판 중에서 제1 기판을 평행 이동시키는 제1 대류 정렬 단계 및 제1 기판과 함께 끌려나온 콜로이드 용액의 선단을 국부적으로 가열하여 용매를 증발시키는 제2 대류 정렬 단계를 포함한다.
본 발명에서는 저비용으로 수 내지 수십 나노 스케일의 나노입자들을 대면적의 기판상에 균일하게 또는 일정한 간격을 사이에 두고 규칙적으로 배열할 수 있는 배열방법 및 그에 적용되는 대류 정렬 장치가 개시된다.

公开(公告)号：KR1020120135627A

公开(公告)日：2012-12-17

申请号：KR1020110054445

申请日：2011-06-07

Applicant: 삼성전자주식회사

Inventor： 김상훈 ,  박병준 ,  구준모 ,  유길상 ,  신승훈

IPC: H01L27/146

CPC classification number: H01L27/1464 ,  H01L21/76898 ,  H01L23/481 ,  H01L27/14634 ,  H01L27/14636 ,  H01L2224/11

Abstract: PURPOSE: An image sensor and a manufacturing method thereof are provided to prevent cross-talk by blocking light which is entered from a pixel region by including a light-shield pattern. CONSTITUTION: A substrate comprises a pixel region(PIR) and a pad area(PAR). A through via penetrates the substrate in the pad region. A plurality of unit pixels(52) is arranged in the pixel region. A light-shield pattern is arranged between the unit pixels in the pixel region. The through via and the light-shield pattern comprise same material.

Abstract translation: 目的：提供一种图像传感器及其制造方法，以通过包含遮光图案来阻止从像素区域进入的光而防止串扰。 构成：衬底包括像素区域（PIR）和衬垫区域（PAR）。 通孔穿过衬垫区域中的衬底。 在像素区域中布置有多个单位像素（52）。 在像素区域中的单位像素之间布置有遮光图案。 通孔和遮光图案包括相同的材料。

公开(公告)号：KR1020120110193A

公开(公告)日：2012-10-10

申请号：KR1020110027899

申请日：2011-03-29

Applicant: 삼성전자주식회사

Inventor： 최상준 ,  구준모 ,  이덕형 ,  신종철 ,  안유진 ,  박은경 ,  박선이

IPC: H01L27/146 ,  H01L21/324

CPC classification number: H01L27/14683 ,  H01L21/2652 ,  H01L21/268 ,  H01L27/14632 ,  H01L31/1872 ,  Y02E10/50 ,  Y02P70/521

Abstract: PURPOSE: An impurity doping method and a manufacturing method of a CMOS(Complementary Metal Oxide Semiconductor) image sensor using the same are provided to control the generation of a dark current or a luminous dot by eliminating an electron discharged from a dangling bond of a silicon substrate. CONSTITUTION: An amorphous layer is formed on a substrate(100) by a chemical vapor deposition method, an atomic layer deposition method, or a sputtering method. A first doping region is formed on the upper side of the substrate by injecting impurities through the upper side of the amorphous layer. The first doping region is transformed into a second doping region(130) through a laser annealing process. The amorphous layer is transformed into a re-crystallized layer(140). The re-crystallized layer is eliminated.

Abstract translation: 目的：提供使用其的CMOS（互补金属氧化物半导体）图像传感器的杂质掺杂方法和制造方法，以通过消除从硅悬挂键排出的电子来控制暗电流或发光点的产生 基质。 构成：通过化学气相沉积法，原子层沉积法或溅射法在基底（100）上形成非晶层。 通过从非晶层的上侧注入杂质，在衬底的上侧形成第一掺杂区域。 第一掺杂区域通过激光退火工艺转变成第二掺杂区域（130）。 将非晶层转变成再结晶层（140）。 消除再结晶层。

公开(公告)号：KR101124504B1

公开(公告)日：2012-03-15

申请号：KR1020050088236

申请日：2005-09-22

Applicant: 삼성전자주식회사

Inventor： 박성호 ,  서범석 ,  이명재 ,  구준모 ,  서순애 ,  차영관

IPC: H01L21/205 ,  H01L27/10

CPC classification number: H01L27/115 ,  C23C16/406 ,  C23C16/45553 ,  H01L27/2436 ,  H01L45/04 ,  H01L45/1233 ,  H01L45/146 ,  H01L45/1616

Abstract: 누설전류가 작고 저항특성이 개선되어 스위칭특성이 향상된 비정질 NiO 박막의 제조방법이 개시된다. 본 발명에 따른 비정질 NiO 박막의 제조방법은, 진공챔버 내에 기판을 준비하는 단계, 니켈전구체 물질을 준비하는 단계, 상기 니켈전구체 물질을 기화시켜 소스가스를 준비하는 단계, O
3 과 H
2 O 가스 중 적어도 하나를 포함하는 반응가스를 준비하는 단계, 퍼지가스를 준비하는 단계 및 상기 진공챔버 내에 상기 소스가스, 퍼지가스, 반응가스 및 퍼지가스를 순차적으로 불어넣는 1사이클의 공정을 실시하여 상기 기판 위에 단원자층(monolayer) NiO 박막을 형성하는 단계를 포함한다.

公开(公告)号：KR1020100033303A

公开(公告)日：2010-03-29

申请号：KR1020080092415

申请日：2008-09-19

Applicant: 삼성전자주식회사

Inventor： 김석필 ,  구준모 ,  윤태응

IPC: H01L21/8247 ,  H01L27/115

CPC classification number: H01L45/04 ,  H01L27/2409 ,  H01L27/249 ,  H01L45/06 ,  H01L45/1226 ,  H01L45/144 ,  H01L45/146 ,  H01L45/143

Abstract: PURPOSE: A non-volatile memory device and a manufacturing method thereof comprise a first conductive layer within a first electrode and semiconductor layer. The electric resistance increase caused by the length increase of the first electrode can be controlled. CONSTITUTION: A semiconductor layer(114) having the first conductivity type on substrate is formed. One or more first electrodes(110) comprises the first conductive layer(112) having the resistivity lower than the semiconductor layer. The second semiconductor layer(140) has the opposite of the first conductivity type second conductive type. One or more second electrodes(150) includes the second semiconductor layer. And it is arranged in order to be crossed toward one or more first electrode. A data storing layer(130) is in the crossing potion of the second semiconductor layer and semiconductor layer an interpose.

Abstract translation: 目的：非易失性存储器件及其制造方法包括在第一电极和半导体层内的第一导电层。 可以控制由第一电极的长度增加引起的电阻增加。 构成：形成在衬底上具有第一导电类型的半导体层（114）。 一个或多个第一电极（110）包括电阻率低于半导体层的第一导电层（112）。 第二半导体层（140）与第一导电类型的第二导电类型相反。 一个或多个第二电极（150）包括第二半导体层。 并且它被布置成与一个或多个第一电极交叉。 数据存储层（130）处于第二半导体层和半导体层的交叉部分插入。

公开(公告)号：KR100866213B1

公开(公告)日：2008-10-30

申请号：KR1020070014009

申请日：2007-02-09

Applicant: 삼성전자주식회사 ,  재단법인서울대학교산학협력재단

Inventor： 구준모 ,  최진영 ,  장동훈 ,  강병권 ,  김표재 ,  송동성 ,  장형진

IPC: G05B11/42 ,  H04N5/225

CPC classification number: G05B11/42 ,  G05B13/024 ,  G05B21/02

Abstract: 본 발명에 따른 제어 대상물의 출력값과 목표값의 차이에 근거하여 제어 대상물에 제어값을 제공하는 비례-적분-미분(proportional-integrate-derivative: PID) 제어 장치는, 목표값에 대해 상기 제어 대상물의 출력값이 갖는 오차값을 출력하는 오차 산출기와; 상기 오차값에 대해 비례 연산을 수행하여 비례 연산값을 얻고, 상기 오차값에 대해 적분 연산을 수행하여 적분 연산값을 얻으며, 상기 오차값에 대해 미분 연산을 수행하여 미분 연산값을 얻고, 상기 비례 연산값, 적분 연산값 및 미분 연산값에 근거하여 얻어진 제어값을 상기 대상물로 출력하는 PID 연산기와; 하나의 목표값에 대해 상기 제어 대상물의 출력값을 복수회 샘플링하여 상기 오차 산출기로 출력하는 제1 샘플러와; 상기 제1 샘플러의 샘플링 주기에 따라서 상기 PID 연산기가 복수회 PID 연산을 수행하여 제어값을 출력하도록 제어하는 제어부를 포함한다.
PID 제어, 퍼지 제어, 비례 계수, 샘플러, 멀티레이트