公开(公告)号：KR1019990055422A

公开(公告)日：1999-07-15

申请号：KR1019970075366

申请日：1997-12-27

Applicant: 한국전자통신연구원

Inventor： 이진효 ,  이흥수 ,  유현규 ,  김보우 ,  남기수

IPC: H01L27/04

Abstract: 본 발명은 실리콘 기판을 이용한 인덕터에 관한 것으로서, 인덕터가 위치하고 있는 실리콘 기판상에 트랜치를 배열하고, 배열된 트랜치 내부에 불순물이 도핑(Doping)되지 않은 다결정 폴리실리콘을 채워서 인덕터의 충실도(Quality factor)를 향상시키기 위한 인덕터 장치 및 그 제조 방법에 관한 것이다.
일반적으로 고주파 집적회로(MMIC)를 설계하는 경우에는 디바이스 및 회로간에 임피던스 정합을 위하여 인덕터의 사용이 필수적이다. 인덕터의 특성은 인덕턴스의 값 뿐만 아니라 충실도에 의해 좌우된다. 그런데 충실도는 인덕터가 집적되는 기판의 종류 및 특성에 따라 크게 달라지게 된다. 실리콘 기판에 인덕터를 집적하는 이른바 집적형 인덕터는 능동소자인 실리콘 MMIC와 동일 칩 상에 제작되어 지는데, 표준 능동소자를 제작하기 위한 실리콘 기판은 일반적으로 저항값이 낮기 때문에 그에 따른 에너지 손실을 가져오게 되며, 기판의 저항치가 낮을수록 인덕터의 충실도는 떨어지게 되어 고주파 회로의 성능을 저하시키는 한 원인이 된다.
따라서, 본 발명은 저저항 실리콘 기판상에 특정한 형태로 배열된 골이 깊은 트랜치를 형성하고, 그 속에 불순물이 도핑되지 않은 다결정 실리콘을 채워서 기판의 저항성분을 크게 함과 동시에, 인덕터와 실리콘 기판과의 기생 캐퍼시턴스를 줄임으로서 충실도를 향상시킬 수 있는 인덕터 장치 및 그 제조 방법을 제시한다.

公开(公告)号：KR1019990053062A

公开(公告)日：1999-07-15

申请号：KR1019970072632

申请日：1997-12-23

Applicant: 한국전자통신연구원

Inventor： 김도훈 ,  손영준 ,  권진혁 ,  정해빈 ,  김보우

IPC: G03H1/22

Abstract: 본 발명은 반도체 소자 제작을 위한 스텝퍼나 스캐너의 TTL 정렬 장치에 있어서 내부 전반사형 홀로그래피(total internal reflection holography) 방식에 의한 위상공액파(phase conjugate wave)를 발생시켜 색수차를 보정하는 TTL 정렬을 수행하는 장치에 관한 것이다. 홀로그래피 방법 가운데 특히 내부 전반사형 홀로그래피는 구조가 간단하여 정렬계 구성에 있어서 유리하며 참조광이 광학계에 미치는 영향이 없으므로 반도체 노광장비의 투영광학계에 대한 영향이 적다는 장점이 있다. 이러한 기술을 근거로 하여 ArF 엑시머 레이저의 광을 노광 광원으로 사용하는 웨이퍼 스텝퍼에서 레티클과 웨이퍼의 위치를 직접 정렬하도록 하는 것으로 노광광원에 의한 마스크의 패턴을 굴절되도록 하는 입사 굴절광학계(102)와 반사경(103) 및 편광 빛 분할기(104)와; 상기 패턴을 웨이퍼로 축소 투영시키는 오목 반사경(105)과 출사 광학계(106)와; 아르곤 레이저(110)의 광원으로 부터 파이버를 통해 입사되는 TTL 정렬수단과; 상기 TTL 정렬수단에 의해 반사-굴절 시스템 내로 투영되는 정렬광(111)은 웨이퍼 정렬광(112)과 레티클 정렬광(114)으로 나뉘어져서 각각 레티클(108)과 웨이퍼(107)로 투영되도록 하는 편광 빛 분할기(104)와; 상기 아르곤 레이저(110)로 부터 내부 전반사형 홀로그래픽 TTL 정렬수단까지 정렬광을 전달하도록 하는 단일모드 파이버(202)로 구성되며, 상기 TTL 정렬수단은 내부 전반사형 홀로그램 정렬계(200)를 이용하는 것을 특징으로 한다.

公开(公告)号：KR1019990051063A

公开(公告)日：1999-07-05

申请号：KR1019970070302

申请日：1997-12-19

Applicant: 한국전자통신연구원

Inventor： 이종현 ,  장원익 ,  최창억 ,  백종태 ,  김보우

IPC: H01L21/027

Abstract: 본 발명은 진공 밀봉이 요구되는 멤즈 소자의 형성시, 웨이퍼위에 형성된 모든 소자를 한꺼번에 진공 밀봉하고 또한 진공 성능을 높일 수 있는 진공 밀봉 방법을 사용하는 멤즈 소자의 제조 방법을 제공한다.
SOI 하부 실리콘(21)상에 절연 산화막(22)과 상부 실리콘(23)을 증착하고, 상부 실리콘 및 절연 산화막을 식각하여 트랜치(27)를 형성하는 것에 의해 가동 구조체(24)와 실리콘 전극(25)을 형성하여 멤즈소자의 영역을 정의하고, 실리콘 전극(25)상에 절연막(32)과 완충막(33)을 개재한 금속배선(34)을 형성한 후, 가동 구조체(24)의 영역을 제외한 전 표면상에 평탄화된 접착용 산화막(35)을 형성하고, 가동구조체(24)의 하부의 절연 산화막(22)과 실리콘 전극(25)측면의 트랜치 내부의 절연막(32)을 제거하여 멤즈소자 구조체을 정의한 후, 진공상태에서 유리기판(38)을 접착용 산화막(35)에 진공상태에서 접착하여 가동구조체(24) 및 실리콘 전극(25)이 진공상태에 있는 멤즈소자를 제조한다.

公开(公告)号：KR100198812B1

公开(公告)日：1999-06-15

申请号：KR1019960035934

申请日：1996-08-28

Applicant: 한국전자통신연구원

Inventor： 전영진 ,  정진만 ,  최상수 ,  김보우 ,  유형준

IPC: H01L21/027

Abstract: 본 발명은 마스크 패턴(mask pattern)에 X-선을 노광(exposure)시켜, 그 마스크 패턴에 해당하는 형상(image)을 웨이퍼(wafer) 위에 전사(transfer)할 때 사용하는 X-선 마스크(X-ray mask)에 관한 것으로서, X-선 마스크 구성 요서의 하나인 지지링(support ring)의 구조를 개선한 것이다.
즉, 본 발명은 지지링의 기계적 강도(mechanical strength)를 향상시키고, 마스크 기판(mask subtrate)과 지지 링간의 열팽창계수(coefficient of thermal expansion)의 차이에 의한 마스크의 열적 변형(thermal distortion)을 최소화 하기 위해, 상기 지지링의 단면 구조를 종래의 단순 사각형 형태로부터 다각형이나 삼각형, 원형 등의 새로운 형태로 변경하거나, 보강용 홈(trench) 또는 보강용 빔(beam)을 종래의 지지 링에 추가한 새로운 구조의 지지 링을 사용하는 X-선 마스크에 관한 것이다. 본 발명은 상기의 X-선 마스크는 물론 전자빔 셀 투사용 리소그래피(electron-beam cell projection lithography)용 마스크 및 이온 빔 리소그래피(ion-beam lithography)용 마스크에도 응용할 수 있다.

公开(公告)号：KR100176102B1

公开(公告)日：1999-04-15

申请号：KR1019960014850

申请日：1996-05-07

Applicant: 한국전자통신연구원

Inventor： 이종호 ,  유종선 ,  김보우

IPC: H01L21/76

Abstract: 본 발명은 다층 아몰퍼스 실리콘을 갖는 국부산화막(LOCOS) 격리 제조방법에 관한 것으로서, 종래 기술에서 단일층의 폴리실리콘을 버퍼층으로 사용하는 PBL(Polysilicon Buffered LOCOS) 제조방법이 필드산화막 영역과 활성영역사이의 경계가 깨끗하지 않았던 문제점을 해결하기 위해, 본 발명은 다층의 아몰퍼스 실리콘을 버퍼층으로 사용하여 필드산화막 형성시 경계의 상대적인 산화증가 효과를 줄임으로써 깨끗한 활성영역을 형성하기 위한 것이다.

公开(公告)号：KR1019980053427A

公开(公告)日：1998-09-25

申请号：KR1019960072531

申请日：1996-12-26

Applicant: 한국전자통신연구원

Inventor： 최상수 ,  전영진 ,  김보우 ,  유형준

IPC: G03F1/22 ,  G03F1/70 ,  H01L21/027

Abstract: 본 발명은 X-선 마스크 및 그 제조 방법에 관한 것으로, 얼라인먼트 윈도우(alignment window) 부분의 멤브레인 위에 얼라인먼트 마크(alignment mark)를 형성하고, 얼라인먼트 윈도우 부분에서 얼라인먼트 마크 부분을 제외한 멤브레인 부분을 제거하여 관통공(through hole)들이 형성되게 하므로써, X-선 리소그래피(lithography) 공정 동안에 얼라인먼트 마크에서 발생되는 얼라인먼트 신호(alignment signal)의 콘트라스트(contrast)를 최대로 할 수 있도록 한 기술이다.

公开(公告)号：KR1019980006036A

公开(公告)日：1998-03-30

申请号：KR1019960021611

申请日：1996-06-14

Applicant: 한국전자통신연구원

Inventor： 이종호 ,  김종식 ,  서광석 ,  유종선 ,  김보우

IPC: H01L21/76

公开(公告)号：KR100115790B1

公开(公告)日：1997-05-30

申请号：KR1019930027632

申请日：1993-12-14

Applicant: 한국전자통신연구원

Inventor： 이해권 ,  이재진 ,  김보우

IPC: H01S5/34

公开(公告)号：KR1019950002953B1

公开(公告)日：1995-03-28

申请号：KR1019920009979

申请日：1992-06-09

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 윤용선 ,  이대우 ,  모승기 ,  김보우

IPC: H01L21/28 ,  H01L21/3205

Abstract: The method includes the steps of depositing a first metal layer (12), an etching stopper layer (13), and a connection metal layer (14) on a Si substrate (11) to form a pattern photoresist film (15) thereon, forming a pattern pillar (16) thereon by a photolithography and an ion etching methods, forming a first metal layer pattern (17), depositing an inter layered insulating film (18) thereon, mechanically and chemically flattening the layer (18) to etch-back the residual film (18), and depositing and patterning a second metal layer thereon to form a second metal layer pattern (21), thereby using a local flattening process and an Al pillar to reduce the step coverage.

Abstract translation: 该方法包括以下步骤：在Si衬底（11）上沉积第一金属层（12），蚀刻阻挡层（13）和连接金属层（14），以形成图案光刻胶膜（15），形成 通过光刻和离子蚀刻方法在其上形成图案柱（16），形成第一金属层图案（17），在其上沉积层间绝缘膜（18），机械地和化学地使层（18）平坦化以回蚀 残留膜（18），并在其上沉积和图案化第二金属层以形成第二金属层图案（21），由此使用局部平坦化处理和Al柱以减少台阶覆盖。

公开(公告)号：KR100074945B1

公开(公告)日：1994-06-30

申请号：KR1019900021805

申请日：1990-12-26

Applicant: 한국전자통신연구원

Inventor： 이종현 ,  김윤태 ,  김보우

IPC: H01L21/30