-
公开(公告)号：KR100744959B1
公开(公告)日：2007-08-02
申请号：KR1020060035654
申请日：2006-04-20
Applicant: 한국전자통신연구원
IPC: H01L27/115 , B82Y10/00
Abstract: 본 발명은 유기 반도체 소자 및 그 제조방법에 관한 것으로, 본 유기 반도체 소자는 제1 전극과, 상기 제1 전극 상에 형성되는 전자 채널층과, 상기 전자 채널층 상에 형성되는 제2 전극을 포함하며, 상기 전자 채널층은, 상기 제1 전극 상에 형성되는 하부 유기물층과, 상기 하부 유기물층 상에 형성되며, 상호 이격 거리를 두고 배치된 소정 크기의 나노 입자를 갖는 나노 입자층과, 상기 나노 입자층의 상부에 형성되는 상부 유기물층을 포함한다. 이에 따라, 간단한 제작 공정을 이용하여 고집적화가 가능한 유기 반도체 소자를 제작할 수 있으며, 임계 전압 특성과 소자 축소화에 따른 소자 간의 불균일성을 해결하여 우수한 성능의 반도체 소자를 구현할 수 있다.
메모리, 비휘발성 메모리, 유기물, 전기적 이 안정성, 전기전도도, 나노입자, 랑뮤어-블러짓 박막-
公开(公告)号：KR100714924B1
公开(公告)日：2007-05-07
申请号：KR1020050091288
申请日：2005-09-29
Applicant: 한국전자통신연구원
IPC: B82B3/00 , H01L21/336
CPC classification number: H01L51/105 , B82Y10/00 , H01L51/0023 , H01L51/0595
Abstract: 본 발명은 수 나노미터(nm) 이하의 폭을 갖는 나노갭(nano-gap)을 사이에 두고 두 개의 전극이 접해 있는 나노갭 전극소자의 제작 방법에 관한 것으로, 서로 다른 식각비를 갖는 반도체층들을 이용하여 공기중에 부양된 구조의 나노 구조물을 형성하고, 반도체층으로부터 나노 구조물까지의 높이, 나노 구조물의 폭 및 금속의 증착 각도를 조절하여 나노갭을 형성한다. 나노갭의 위치와 폭을 용이하게 조절할 수 있고 반복되는 구조를 갖는 어레이 형태의 나노갭을 동시에 형성할 수 있다.
나노 구조물, 증착 각도, 나노갭, 전극소자, 어레이-
公开(公告)号：KR101818673B1
公开(公告)日：2018-01-17
申请号：KR1020110103231
申请日：2011-10-10
Applicant: 한국전자통신연구원 , 건국대학교 산학협력단
CPC classification number: H02M3/073 , G09G3/3696 , H02M2003/077
Abstract: 본발명은액정표시장치의직류전압변환회로에관한것으로서, 복수의박막트랜지스터를포함하고, 상기복수의박막트랜지스터가교대로온오프되어액정표시장치를구동하기위한전압을출력하는주 펌핑회로부; 및클럭신호반전에의해상기복수의박막트랜지스터의게이트에인가되는전압을제어하는스위치제어신호발생부를포함하되, 각각의박막트랜지스터는양의게이트-소스전압이인가되어온되고, 음의게이트-소스전압이인가되어오프되는것을특징으로한다.
-
公开(公告)号：KR101783933B1
公开(公告)日：2017-10-11
申请号：KR1020100116736
申请日：2010-11-23
Applicant: 한국전자통신연구원
IPC: G11C11/22
CPC classification number: G11C11/22
Abstract: 강유전체트랜지스터, 강유전체트랜지스터와전기적으로결합된복수의스위칭소자, 및복수의스위칭소자를제어하기위한각각의제어신호를각각의스위칭소자에게전달하기위한복수의제어라인을포함하고, 강유전체트랜지스터의각 전극이플로팅(floating)되지않도록, 복수의스위칭소자가각각의제어신호에기초하여개별적으로제어되도록구성되는메모리셀이제공된다.
Abstract translation: 一个铁电晶体管，与该铁电晶体管电耦合的多个开关元件，以及多个控制线，用于将用于控制该多个开关元件的各个控制信号传输到各个开关元件， 控制多个开关元件以便基于各个控制信号单独控制以不浮动。
-
公开(公告)号：KR1020160103233A
公开(公告)日：2016-09-01
申请号：KR1020150025283
申请日：2015-02-23
Applicant: 한국전자통신연구원
IPC: H03K19/0185
CPC classification number: H03K19/018507
Abstract: 레벨시프터회로는전원단자와출력단자사이에연결되고, 입력단자로부터제1 게이트에전달되는입력신호및 제2 게이트전달되는신호에응답하여, 상기전원단자로부터인가되는전원전압을상기출력단자에전달하는제1 트랜지스터및 상기출력단자에연결되고, 게이트에전달되는게이트신호에응답하여접지전압을상기출력단자에전달하는제2 트랜지스터를포함한다.
Abstract translation: 电平移位器电路包括第一晶体管和第二晶体管。 第一晶体管连接到电源端子和输出端子，并响应于从输入端子传输到第一栅极的输入信号，将从电源端子施加的电源电压传送到输出端子，并将信号传送到 第二门 第二晶体管连接到电源端子，并响应于传送到门的栅极信号将接地电压传送到输出端。 因此，本发明可以通过在电平移位器电路中形成作为双栅极晶体管的主晶体管来提高耗尽模式或增加模式中的功率效率。
-
Patent Agency Ranking
公开(公告)号：KR1020160094538A
公开(公告)日：2016-08-10
申请号：KR1020150015286
申请日：2015-01-30
Applicant: 한국전자통신연구원
IPC: H01L29/786
CPC classification number: H01L29/78618 , H01L29/78606 , H01L29/7869
Abstract: 박막트랜지스터가제공된다. 박막트랜지스터는기판; 상기기판상에배치되며, 제1 측벽및 상기제1 측벽에대향하는제2 측벽을갖는하부게이트전극; 상기기판및 상기하부게이트전극을덮는하부절연층; 상기하부절연층상의반도체층; 상기반도체층상에직접(directly on) 배치되며서로이격되는소스및 드레인전극들을포함하되, 상기소스전극은상기하부게이트전극의상기제1 측벽에인접하여배치되고, 상기드레인전극은상기게이트전극의제2 측벽에인접하여배치되며, 상기소스및 드레인전극들은서로마주보는제3 측벽및 제4 측벽을각각가지되, 상기제1 측벽및 상기제3 측벽은상기기판의상면에수직한일 방향으로서로정렬되고, 상기제2 측벽및 상기제4 측벽은상기일 방향으로서로정렬될수 있다.
Abstract translation: 提供薄膜晶体管。 薄膜晶体管包括：基板; 下部栅极电极，其设置在所述基板上，并且包括面向所述第一侧壁的第一侧壁和第二侧壁; 覆盖基板和下栅电极的下绝缘层; 位于下绝缘层上的半导体层; 以及直接布置在半导体层上的源电极和漏电极，并且彼此分离。 源电极与下栅电极的第一侧壁相邻。 漏电极与栅电极的第二侧壁相邻。 源极和漏极中的每一个包括彼此面对的第三侧壁和第四侧壁。 第一侧壁和第三侧壁垂直于衬底的上侧布置。 第二侧壁和第四侧壁沿一个方向排列。
-
公开(公告)号：KR1020150069317A
公开(公告)日：2015-06-23
申请号：KR1020130155593
申请日：2013-12-13
Applicant: 한국전자통신연구원 , 건국대학교 산학협력단
IPC: G09G3/20
Abstract: 본발명의실시예에따른게이트드라이버회로는복수의스테이지들을포함하고, 각각의스테이지는다이오드커넥션을이루는두 개의입력트랜지스터로구성된입력부, 풀-업트랜지스터와부트스트랩커패시터로구성된풀-업부, 각각두 개의트랜지스터로구성된제 1 및제 2 풀-다운부를포함한다. 실시예에따라서, 입력부및 풀-업부사이의노드에연결된입력커패시터를더 포함할수 있다. 그리고, 출력단자에연결되어하이상태나로우상태의출력신호를다음스테이지로전송하도록구성된캐리부를더 포함할수 있다. 본발명에의하면, 공핍모드특성을갖는산화물박막트랜지스터를안정적으로동작시킬수 있고, 소비전력도감소시킬수 있다. 또한, 게이트드라이버회로의각 스테이지의출력파형이이전스테이지의출력파형과절반씩중첩되게출력함으로써픽셀의충전시간을늘릴수 있다.
Abstract translation: 根据本发明实施例的栅极驱动器电路包括多个级。 每个级包括输入部分，其包括二极管连接的两个输入晶体管，由上拉晶体管和自举电容器组成的上拉部分，以及由两个晶体管组成的下拉部分。 根据实施例，本发明还包括连接到输入部分和上拉部分之间的节点的输入电容器。 本发明还包括一个进位部分，连接到一个输出端，并将一个高或低状态的输出信号传送到下一级。 根据本发明，可以稳定地操作具有耗尽特性的氧化物薄膜晶体管。 功耗可以降低。 此外，栅极驱动电路的各级的输出波形与前一级的输出波形重叠，然后被输出。 由此，可以延长像素的充电时间。
-
公开(公告)号：KR101395086B1
公开(公告)日：2014-05-19
申请号：KR1020100053968
申请日：2010-06-08
Applicant: 한국전자통신연구원
CPC classification number: G11C11/22
Abstract: 본 발명은 메모리 셀 및 이를 이용한 메모리 장치에 관한 것으로, 특히 저장 수단으로서 강유전체 트랜지스터를 구비한 비휘발성 비파괴 판독형 랜덤 억세스 메모리 셀 및 이를 이용한 메모리 장치에 관한 것이다. 본 발명은 메모리 셀에 있어서, 드레인에 기준 전압이 인가되는 강유전체 트랜지스터; 스캔 신호에 응답하여 상기 강유전체 트랜지스터의 소스를 제1라인에 연결시키는 제1스위치; 및 스캔 신호에 응답하여 상기 강유전체 트랜지스터의 게이트를 제2라인에 연결시키는 제2스위치를 포함한다. 본 발명에 따르면, 랜덤 억세스가 가능하며, 리드 동작시 비파괴형으로 동작하는 메모리 장치를 제공할 수 있다.
-
公开(公告)号：KR1020140029111A
公开(公告)日：2014-03-10
申请号：KR1020130009285
申请日：2013-01-28
Applicant: 한국전자통신연구원 , 건국대학교 산학협력단
Abstract: A single-input type level shifter according to an embodiment of the present invention comprises: an input unit which authorizes a voltage power to a first node in response to an input signal and applies the input signal to a second node in response to a reference signal; a boot strapping unit which authorizes the voltage power to the second node according to different levels of the first node; an output unit which authorizes the input signal to an output terminal in response to the reference signal so that it can apply the voltage power to the output terminal according to the different voltage levels of the first node; and the boot strapping unit includes a capacitor which is located in between the first and the second node. The boot strapping unit increases the voltage level of the first node higher than that of the voltage power once the input signal is converted from a first voltage level into a second voltage level.
Abstract translation: 根据本发明的实施例的单输入型电平移位器包括：输入单元，其响应于输入信号授权对第一节点的电压功率，并响应于参考信号将输入信号施加到第二节点 ; 启动捆扎单元，其根据所述第一节点的不同级别授权所述第二节点的电压功率; 输出单元，其响应于参考信号向输出端授权输入信号，使得其可以根据第一节点的不同电压电平向输出端施加电压功率; 并且所述引导带捆绑单元包括位于所述第一和第二节点之间的电容器。 一旦输入信号从第一电压电平转换为第二电压电平，启动带捆绑单元就增加第一节点的电压高于电压功率的电压电平。
-
公开(公告)号：KR101343570B1
公开(公告)日：2013-12-20
申请号：KR1020080129691
申请日：2008-12-18
Applicant: 한국전자통신연구원
IPC: H01L29/786 , H01L21/20
CPC classification number: H01L21/0237 , H01L21/02554 , H01L21/02565 , H01L21/02573 , H01L21/02631 , H01L29/78606 , H01L29/7869
Abstract: 본발명은보론이도핑된산화물반도체박막이적용된박막트랜지스터및 박막트랜지스터의제조방법에관한것이고, 본발명에따른보론이도핑된산화물반도체박막을채널층으로적용한박막트랜지스터는전기적특성을획기적으로향상시킬수 있으며, 고온에서의안정성을크게증가시킨다.
-
-
-
-
-
-
-
-
-
Search Results
84
records
(took 0.025 seconds)
