公开(公告)号：KR1020040044615A

公开(公告)日：2004-05-31

申请号：KR1020020072689

申请日：2002-11-21

Applicant: 한국전자통신연구원

Inventor： 민병규 ,  김성일 ,  이종민 ,  이경호 ,  주철원 ,  조경익 ,  강영일

IPC: H01L29/737

Abstract: PURPOSE: A heterojunction bipolar transistor having an emitter ledge and a fabricating method thereof are provided to form correctly a size of the emitter ledge by using the remaining emitter layer of the desired thickness as an emitter ledge layer. CONSTITUTION: A sub-collector layer(205), a collector layer, a base layer, an emitter layer, and an emitter cap layer are continuously grown on a chemical compound semiconductor substrate(200). An emitter electrode(230) is formed on the emitter cap layer. An emitter mesa is defined by etching the emitter cap layer and a part of the emitter layer. A dielectric layer(250) is formed on the entire surface of the chemical compound semiconductor substrate including a lateral side of the emitter mesa. An emitter ledge is formed and a base layer is exposed by etching the dielectric layer and the remaining emitter layer. A base electrode(270) is formed on the exposed base layer. A base-collector mesa(280) is formed by etching the dielectric layer, the remaining emitter layer, the base layer, and the collector layer. A collector electrode(290) is formed on the sub-collector layer.

Abstract translation: 目的：提供具有发射极壁的异质结双极晶体管及其制造方法，以通过使用所需厚度的剩余发射极层作为发射极壁缘层，正确地形成发射极壁的尺寸。 构成：在化合物半导体衬底（200）上连续生长副集电极层（205），集电极层，基极层，发射极层和发射极覆盖层。 发射极电极（230）形成在发射极盖层上。 通过蚀刻发射极盖层和发射极层的一部分来限定发射极台面。 在包括发射极台面的侧面的化合物半导体衬底的整个表面上形成介电层（250）。 形成发射极壁，并且通过蚀刻介电层和剩余的发射极层来暴露基底层。 在露出的基底层上形成基极（270）。 通过蚀刻介电层，剩余的发射极层，基极层和集电极层来形成基极集电极台面（280）。 集电极（290）形成在副集电极层上。

公开(公告)号：KR102260836B1

公开(公告)日：2021-06-08

申请号：KR1020170020754

申请日：2017-02-15

Applicant: 한국전자통신연구원

Inventor： 강동민 ,  김동영 ,  김성일 ,  김해천 ,  민병규 ,  안호균 ,  윤형섭 ,  이상흥 ,  이종민 ,  임종원 ,  장우진 ,  지홍구 ,  도재원 ,  신민정 ,  장성재 ,  정현욱 ,  조규준

IPC: H03F1/56 ,  H03F1/02 ,  H03F3/21 ,  H03F3/60

公开(公告)号：KR102154336B1

公开(公告)日：2020-09-10

申请号：KR1020140002967

申请日：2014-01-09

Applicant: 한국전자통신연구원

Inventor： 안호균 ,  김해천 ,  김진식 ,  이상흥 ,  민병규 ,  윤형섭 ,  강동민 ,  김성일 ,  이종민 ,  임종원 ,  권용환 ,  남은수

IPC: H01L29/778 ,  H01L21/335

公开(公告)号：KR101991259B1

公开(公告)日：2019-06-24

申请号：KR1020120144129

申请日：2012-12-12

Applicant: 한국전자통신연구원

Inventor： 강동민 ,  주철원 ,  김성일 ,  이상흥 ,  임종원 ,  윤형섭 ,  문재경 ,  남은수

IPC: H01L23/48 ,  H01L23/12

公开(公告)号：KR101923968B1

公开(公告)日：2018-12-03

申请号：KR1020120146836

申请日：2012-12-14

Applicant: 한국전자통신연구원

Inventor： 김성일 ,  임종원 ,  강동민 ,  이상흥 ,  윤형섭 ,  주철원 ,  민병규 ,  이종민 ,  문재경 ,  남은수

IPC: H01L29/778 ,  H01L21/335

Abstract: 전계 효과 트랜지스터가 제공된다. 이 트랜지스터는 기판 상에 서로 이격되어 배치된 소스 전극 및 드레인 전극, 및 소스 전극과 드레인 전극 사이의 기판 상에 배치된 +형 게이트 전극을 포함한다.

公开(公告)号：KR101923959B1

公开(公告)日：2018-12-03

申请号：KR1020120143702

申请日：2012-12-11

Applicant: 한국전자통신연구원

Inventor： 임종원 ,  안호균 ,  장우진 ,  강동민 ,  김성일 ,  이상흥 ,  윤형섭 ,  주철원 ,  김해천 ,  문재경 ,  남은수

IPC: H01L29/778 ,  H01L21/335

Abstract: 고전자 이동도 트랜지스터가 제공된다. 이 트랜지스터는 기판 상에 서로 이격되어 배치된 소스 전극 및 드레인 전극, 소스 전극과 드레인 전극 사이의 기판 상에 배치된 T형 게이트 전극, 및 기판과 T형 게이트 전극 사이에 개재된 복수의 절연막들을 포함한다. 복수의 절연막들은 제 1 절연막, 제 2 절연막 및 제 3 절연막으로 구성된다. T형 게이트 전극의 다리부에 접하도록 제 3 절연막이 기판과 T형 게이트 전극의 머리부 사이에 개재되고, 제 3 절연막에 접하도록 제 2 절연막이 기판과 T형 게이트 전극의 머리부 사이에 개재되고, 그리고 제 2 절연막에 접하도록 순차적으로 적층된 제 1 절연막 및 제 3 절연막이 기판과 T형 게이트 전극의 머리부 사이에 개재된다.

公开(公告)号：KR101868147B1

公开(公告)日：2018-06-18

申请号：KR1020110109017

申请日：2011-10-24

Applicant: 한국전자통신연구원

Inventor： 전동석 ,  강광용 ,  김성일 ,  백문철 ,  류한철 ,  곽민환 ,  강승범

IPC: H01S3/107 ,  H01Q19/09 ,  H01Q23/00

Abstract: 본발명은기판의전면에광전도체박막을형성하는단계; 광전도체박막을패터닝하여광전도체박막패턴을형성하는단계; 및광전도체박막패턴에금속전극을형성하는단계를포함하는것을특징으로한다.

公开(公告)号：KR1020170094814A

公开(公告)日：2017-08-22

申请号：KR1020160015725

申请日：2016-02-11

Applicant: 한국전자통신연구원

Inventor： 도재원 ,  김해천 ,  민병규 ,  임종원 ,  강동민 ,  김동영 ,  김성일 ,  신민정 ,  안호균 ,  윤형섭 ,  이상흥 ,  이종민 ,  장유진 ,  정현욱 ,  조규준 ,  주철원

IPC: H01L29/778 ,  H01L29/16 ,  H01L29/66

Abstract: 반도체소자는, 기판상에순차적으로제1 반도체층과제2 반도체층을형성하고, 상기제2 반도체층상에그래핀층을형성하고, 상기그래핀층상에서로이격된소스전극과드레인전극을형성하고, 상기소스전극과상기드레인전극을마스크로하여그래핀층을패터닝하고, 상기제2 반도체층상면에절연막을형성하고, 상기제2 반도체층상면에게이트전극을형성함으로써제조될수 있다.

Abstract translation: 一种半导体器件，其特征在于，在衬底上依次形成第一半导体层的半导体层的第一半导体层，在第二半导体层上形成石墨烯层，在石墨烯层上形成源电极和漏电极， 使用源电极和漏电极作为掩模来图案化石墨烯层;在第二半导体层上形成绝缘膜;以及在第二半导体层上形成栅电极。

公开(公告)号：KR1020160119328A

公开(公告)日：2016-10-13

申请号：KR1020150046989

申请日：2015-04-02

Applicant: 한국전자통신연구원

Inventor： 강동민 ,  김성일 ,  안호균 ,  윤형섭 ,  이상흥 ,  이종민 ,  임종원 ,  조규준 ,  주철원 ,  김동영 ,  김해천 ,  민병규

IPC: H03F3/60

Abstract: 본발명은 RF 전력소자내부정합형패키지용정합회로설계에적용하기위하여 RF 전력소자의특성을추출하는방법과이를이용하여구현한정합회로를포함하는전력증폭장치에관한것이다. 구체적으로, 본발명은전력소자의특성추출기준점을제안하고이를이용하여전력소자의특성추출을기존의모델링과디임베딩방식이아닌기준점을달리한측정방식을활용하여전력소자의특성을정확히추출한후 정합회로설계에활용하는방법및 이를통해구현된전력증폭장치를제공한다.

公开(公告)号：KR1020150139667A

公开(公告)日：2015-12-14

申请号：KR1020140067490

申请日：2014-06-03

Applicant: 한국전자통신연구원

Inventor： 이상흥 ,  강동민 ,  김성일 ,  안호균 ,  윤형섭 ,  임종원 ,  주철원

IPC: H03F1/38 ,  H03G3/20

CPC classification number: H03G1/0088 ,  H03F1/083 ,  H03F3/08 ,  H03F2200/153 ,  H03G3/12

Abstract: 본발명은귀환증폭기에관한것이다. 본발명의귀환증폭기는입력단자로부터입력되는입력신호를증폭시켜출력단자로출력하는증폭회로부, 입력단자와출력단자사이에위치하고, 출력단자로출력되는신호에귀환저항값을적용하고, 귀환저항값이결정된상태에서인가되는바이어스전압에의해입력신호를조절하여증폭회로부의이득을조절하는귀환회로부, 바이어스전압을생성하는바이어스회로부, 출력단자로부터의출력을최소신호레벨과의비교를통해귀환저항값에포함된고정저항값을제어하기위한고정저항제어신호를발생시키는패킷신호감지부, 및고정저항제어신호에응답하여귀환저항값에포함된고정저항값을제어하는고정저항제어부를포함한다.

Abstract translation: 本发明涉及一种反馈放大器，包括：放大单元，用于放大输入信号，从输入端输入，并将输入信号输出到输出端; 反馈电路单元，布置在输入端子和输出端子之间，用于向信号施加反馈电阻值，通过输出端子输出，并通过在施加的偏置电压之后施加偏置电压来调节输入信号来调节放大电路单元的增益 确定反馈电阻值; 用于产生偏置电压的偏置电路单元; 分组信号感测单元，用于通过比较输出端子的输出和最小信号电平来产生用于控制包括在反馈电阻值中的固定电阻值的固定电阻控制信号; 以及固定电阻控制单元，用于响应于固定电阻控制信号控制包括在反馈电阻值中的固定电阻值。