公开(公告)号：DE102010016517B4

公开(公告)日：2015-03-05

申请号：DE102010016517

申请日：2010-04-19

Applicant: INFINEON TECHNOLOGIES AG

Inventor： FACHMANN CHRISTIAN ,  KIRCHNER UWE ,  LANDAU STEFAN ,  MAHLER JOACHIM ,  OTREMBA RALF ,  SCHLOEGL ANDREAS

IPC: H01L23/50 ,  H01L21/58 ,  H01L21/60 ,  H01L23/28 ,  H05K3/34 ,  H05K7/08

Abstract: Halbleiteranordnung mit einer Platine (60) und einem Halbleiterbauelement (20), das an der Platine (60) angebracht ist, wobei das Halbleiterbauelement (20) Folgendes aufweist: ein Substrat (22), das eine äußere Oberfläche des Halbleiterbauelements (20) und eine Chipinsel (24) aufweist; einen Chip (26), der an der Chipinsel (24) des Substrats (22) angebracht ist; und Kapselungsmaterial (28), das über dem Chip (26) und in einem Abschnitt des Substrats (22) angeordnet ist; wobei das Substrat (22) mehrere Kontaktpads (38) aufweist, die von der Chipinsel (24) in einem Abstand angeordnet sind, und wobei jedes der mehreren Kontaktpads (38) je einen Trägerhohlraum (50) und die Chipinsel (24) einen Hohlraum (30) auf der äußeren Oberfläche des Halbleiterbauelements (20) definieren, und wobei die Platine (60) Durchgangsöffnungen (66) definiert, die sich durch die Platine (60) erstrecken, und die zu den Trägerhohlräumen und dem Hohlraum (30) auf der äußeren Oberfläche des Halbleiterbauelements (20) ausgerichtet sind.

公开(公告)号：DE102014110845A1

公开(公告)日：2015-02-05

申请号：DE102014110845

申请日：2014-07-31

Applicant: INFINEON TECHNOLOGIES AG

Inventor： HOSSEINI KHALIL ,  MAHLER JOACHIM ,  NIKITIN IVAN

IPC: H01L23/498 ,  H01L23/34 ,  H01L25/18 ,  H05K1/02 ,  H05K1/18

Abstract: Ein Bauelement enthält ein Substrat, das einen elektrisch isolierenden Kern enthält, ein erstes elektrisch leitendes Material, das über einer ersten Hauptoberfläche des Substrats angeordnet ist, und ein zweites elektrisch leitendes Material, das über einer zweiten Hauptoberfläche des Substrats gegenüber der ersten Hauptoberfläche angeordnet ist. Das Bauelement enthält weiterhin eine elektrisch leitende Verbindung, die sich von der ersten Hauptoberfläche zur zweiten Hauptoberfläche erstreckt und das erste elektrisch leitende Material und das zweite elektrisch leitende Material elektrisch koppelt, einen ersten Halbleiterchip, der über der ersten Hauptoberfläche angeordnet und elektrisch an das erste elektrisch leitende Material gekoppelt ist, und einen zweiten Halbleiterchip, der über der zweiten Hauptoberfläche angeordnet und elektrisch an das zweite elektrisch leitende Material gekoppelt ist.

公开(公告)号：DE102009021083B4

公开(公告)日：2014-08-28

申请号：DE102009021083

申请日：2009-05-13

Applicant: INFINEON TECHNOLOGIES AG

Inventor： HEINRICH ALEXANDER ,  SCHIESS KLAUS ,  MAHLER JOACHIM

IPC: H01L23/495 ,  H01L21/58 ,  H01L23/14 ,  H01L23/36

Abstract: Chipträger (110), umfassend: eine erste (121), zweite (122) und dritte Schicht (123), wobei sich die zweite Schicht (122) zwischen der ersten (121) und dritten Schicht (123) befindet; und wobei die erste (121) und dritte Schicht (123) aus einem ersten Material gebildet sind, wobei das erste Material Kupfer ist; die zweite Schicht (122) aus einem zweiten Material gebildet ist, wobei das zweite Material Alloy 42 ist; die zweite Schicht (122) mehrere sich durch sie hindurch erstreckende Löcher (130) aufweist, die einen Durchmesser im Bereich von etwa 0,2 mm bis zu etwa 0,8 mm aufweisen; die zweite Schicht (122) eine Dicke von etwa 0,05 mm aufweist; die erste Schicht (121) und die dritte Schicht (123) jeweils eine Dicke von etwa 0,15 mm aufweisen; die Löcher (130) mit dem ersten Material gefüllt sind; und der Wärmeausdehnungskoeffizient des zweiten Materials kleiner als der des ersten Materials ist.

公开(公告)号：DE102013112708A1

公开(公告)日：2014-05-22

申请号：DE102013112708

申请日：2013-11-18

Applicant: INFINEON TECHNOLOGIES AG

Inventor： MEYER-BERG GEORG ,  HOSSEINI KHALIL ,  MAHLER JOACHIM ,  FUERGUT EDWARD

IPC: H01L21/58 ,  H01L21/268 ,  H01L21/60 ,  H01L23/492

Abstract: Es werden ein Träger und ein Halbleiterchip bereitgestellt. Eine Verbindungsschicht wird auf eine erste Hauptfläche des Halbleiterchips aufgetragen. Die Verbindungsschicht umfasst eine Mehrzahl von Vertiefungen. Ein Füllmaterial wird auf die Verbindungsschicht oder den Träger aufgetragen. Der Halbleiterchip wird so am Träger befestigt, dass die Verbindungsschicht zwischen dem Halbleiterchip und dem Träger angeordnet ist. Der Halbleiterchip wird am Träger fixiert.

公开(公告)号：DE102008045338B4

公开(公告)日：2014-05-15

申请号：DE102008045338

申请日：2008-09-01

Applicant: INFINEON TECHNOLOGIES AG

Inventor： EWE HENRIK ,  MAHLER JOACHIM ,  MENGEL MANFRED ,  ENGL REIMUND ,  HÖGLAUER JOSEF ,  DANGELMAIER JOCHEN

IPC: H01L23/485 ,  H01L21/60 ,  H01L23/28

Abstract: Halbleiterbauelement (300), umfassend: einen TSLP-Träger (10), der mehrere Kontaktpads (202, 203, 204) aufweist; einen an einem Kontaktpad (203) des TSLP-Trägers (10) angebrachten Halbleiterchip (12) mit einem ersten Chipkontakt (14) und einem zweiten Chipkontakt (15); eine erste Leitung (16) mit einer ersten Dicke, die über dem Halbleiterchip (12) und dem Träger (10) sowie auf einer isolierenden Stützschicht (20) abgeschieden ist und elektrisch an den ersten Chipkontakt (14) sowie an ein Kontaktpad (201) oder einen weiteren Halbleiterchip (12-2) gekoppelt ist; eine zweite Leitung (17) mit einer zweiten Dicke, die über dem Halbleiterchip (12) und dem TSLP-Träger (10) sowie auf der isolierenden Stützschicht (20) abgeschieden ist und elektrisch an den zweiten Chipkontakt (15) sowie an ein Kontaktpad (202) des Trägers (10) gekoppelt ist, wobei die zweite Leitung (17) aus einem Basisteil (17a), der im gleichen Fabrikationsprozess wie die erste Leitung (16) abgeschieden ist, und einem zweiten Teil (17b), der die zweite Leitung (17) verstärkt, um die zweite Dicke zu erhalten, besteht, wobei die erste Dicke kleiner ist als die zweite Dicke; eine isolierende Barrierenschicht (18) aus Polymermaterial, die die erste Leitung (16) bedeckt und die zweite Leitung (17) bei der Abscheidung des zweiten Teils (17b) unbedeckt läßt, wobei die isolierende Barrierenschicht (18) auf der ersten Leitung (16) abgeschieden ist; und ein Vergussmaterial (206), das den Halbleiterchip (12) und die erste (16) und die zweite (17) Leitung kapselt und die erste (16) und die zweite (17) Leitung nach außen abdeckt.

公开(公告)号：DE102013109028A1

公开(公告)日：2014-02-27

申请号：DE102013109028

申请日：2013-08-21

Applicant: INFINEON TECHNOLOGIES AG

Inventor： BEHRENS THOMAS ,  MAHLER JOACHIM ,  NIKITIN IVAN

IPC: H01L21/60 ,  H01L21/301 ,  H01L21/56 ,  H01L21/58

Abstract: Es wird ein Verfahren zur Herstellung eines Bauelements offenbart. Eine Ausführungsform des Verfahrens umfasst das Vereinzeln eines Trägers in mehrere Bauelemente, wobei der Träger auf einer Trägerunterlage angeordnet ist, und das Aufbringen einer Verbindungsschicht auf den Träger und das Entfernen der Bauelemente von der Trägerunterlage nach dem Vereinzeln.

公开(公告)号：DE102009019030B4

公开(公告)日：2013-11-28

申请号：DE102009019030

申请日：2009-04-27

Applicant: INFINEON TECHNOLOGIES AG

Inventor： NIKITIN IVAN ,  MAHLER JOACHIM

IPC: H01L23/48 ,  H01L21/60 ,  H01L23/538 ,  H01L25/16

Abstract: Halbleiterbauelement (50), umfassend: einen Träger (22); einen an dem Träger (22) angebrachten ersten Chip (26); ein mit dem ersten Chip (26) und mit dem Träger (22) gekoppeltes strukturiertes Dielektrikum (54); ein elektrisch mit dem ersten Chip (26) verbundenes leitendes Element (32), das sich über einen Teil des strukturierten Dielektrikums (54) erstreckt, wobei das leitende Element (32) eine gesinterte Region umfasst; mindestens einen an dem Träger (22) angebrachten zweiten Chip (28); wobei das leitende Element (32) elektrisch mit dem zweiten Chip (28) verbunden ist, und wobei der erste Chip (26) einen Logikchip umfasst und der zweite Chip (28) einen Leistungstransistor umfasst, der dünner als der Logikchip ist, und das leitende Element (32) eine gesinterte oberflächenkonformierende elektrische Verbindung umfasst, die sich zwischen dem Logikchip und dem Leistungstransistor über dem nichtplanaren strukturierten Dielektrikum (54) erstreckt, wobei das leitende Element (32) in einem in dem strukturierten Dielektrikum (54) gebildeten Durchgangsloch konform abgeschieden ist.

公开(公告)号：DE102013104952A1

公开(公告)日：2013-11-14

申请号：DE102013104952

申请日：2013-05-14

Applicant: INFINEON TECHNOLOGIES AG

Inventor： FUERGUT EDWARD ,  HOSSEINI KHALIL ,  MAHLER JOACHIM ,  TIMME HANS-JOERG

IPC: H01L23/48 ,  H01L21/50 ,  H01L21/60 ,  H01L23/04 ,  H01L25/07

Abstract: Bei einer Ausführungsform enthält ein Halbleiterpackage einen vertikalen Halbleiterchip (20) mit einer ersten Hauptoberfläche auf einer Seite des vertikalen Halbleiterchips (20) und einer zweiten Hauptoberfläche auf einer gegenüberliegenden Seite des vertikalen Halbleiterchips (20). Die erste Hauptoberfläche enthält ein erstes Kontaktgebiet, und die zweite Hauptoberfläche enthält ein zweites Kontaktgebiet. Der vertikale Halbleiterchip (20) ist eingerichtet zum Regeln des Stromflusses von dem ersten Kontaktgebiet zu dem zweiten Kontaktgebiet entlang einer Stromflussrichtung. Ein rückseitiger Leiter ist an dem zweiten Kontaktgebiet der zweiten Hauptoberfläche angeordnet. Das Halbleiterpackage enthält weiterhin ein erstes Kapselungsmittel (50), in dem der vertikale Halbleiterchip (20) und der rückseitige Leiter angeordnet sind.

公开(公告)号：DE102013101327A1

公开(公告)日：2013-08-22

申请号：DE102013101327

申请日：2013-02-11

Applicant: INFINEON TECHNOLOGIES AG

Inventor： FUERGUT EDWARD ,  MAHLER JOACHIM

IPC: H01L21/60 ,  H01L21/50 ,  H01L21/56 ,  H01L23/28 ,  H01L23/48

Abstract: Das Verfahren beinhaltet das Bereitstellen eines Halbleiterchips mit einer ersten Hauptfläche und einer zweiten Hauptfläche gegenüber der ersten Hauptfläche. Der Halbleiterchip enthält ein elektrisches Bauelement bei der ersten Hauptfläche. Material des Halbleiterchips wird an der zweiten Hauptfläche mit Ausnahme eines vordefinierten Abschnitts entfernt, so dass an der zweiten Hauptfläche eine nichtplanare Oberfläche zurückbleibt.

公开(公告)号：DE102008045744B4

公开(公告)日：2013-07-18

申请号：DE102008045744

申请日：2008-09-04

Applicant: INFINEON TECHNOLOGIES AG

Inventor： FUERGUT EDWARD ,  MAHLER JOACHIM ,  BAUER MICHAEL

IPC: H01L23/50 ,  H01L21/58 ,  H01L21/60 ,  H01L23/522 ,  H01L25/065 ,  H01L25/18

Abstract: Halbleiterbaustein, umfassend: ein Substrat; mindestens einen Chip mit einer ersten aktiven Seite und einer der ersten Seite gegenüberliegenden Rückseite, wobei die erste Seite elektrisch an das Substrat gekoppelt ist und ein oder mehrere Vias zwischen der ersten Seite und der Rückseite verlaufen und einen elektrischen Weg dazwischen definieren; eine Metallisierungsschicht, die auf der Rückseite des mindestens einen Chips abgeschieden ist, an die Rückseite des mindestens einen Chips gekoppelt ist, als Umverdrahtungsschicht ausgestaltet ist und elektrisch an die Vias gekoppelt ist; und mindestens eine Elektronikkomponente, die auf die Metallisierungsschicht aufgebracht ist und an die Metallisierungsschicht elektrisch gekoppelt ist und über die Metallisierungsschicht und die Vias in elektrischer Verbindung mit dem Substrat steht, wobei die mindestens eine Elektronikkomponente eine passive elektrische Komponente ist.