公开(公告)号：DE102016107678A1

公开(公告)日：2017-10-26

申请号：DE102016107678

申请日：2016-04-26

Applicant: INFINEON TECHNOLOGIES AG

Inventor： MEYER THORSTEN ,  WOJNOWSKI MACIEJ ,  HARTNER WALTER

IPC: H01L23/66 ,  H01L23/482 ,  H01L23/50 ,  H01Q1/22

Abstract: Eine Halbleitervorrichtung umfasst einen Halbleiter-Die mit einer aktiven Hauptoberfläche und einer gegenüberliegenden Hauptoberfläche gegenüber der aktiven Hauptoberfläche. Die Halbleitervorrichtung umfasst ferner eine Antenne, welche auf der aktiven Hauptoberfläche des Halbleiter-Die angeordnet ist, und eine Vertiefung, welche auf der gegenüberliegenden Hauptoberfläche des Halbleiter-Die angeordnet ist. Die Vertiefung ist über der Antenne angeordnet.

公开(公告)号：DE102015121044A1

公开(公告)日：2017-06-08

申请号：DE102015121044

申请日：2015-12-03

Applicant: INFINEON TECHNOLOGIES AG

Inventor： MEYER THORSTEN ,  PRESSEL KLAUS ,  MACIEJ WOJNOWSKI

IPC: H01L23/48 ,  H01L21/28

Abstract: Elektronische Vorrichtung (710), umfassend eine Halbleiterpackung (770), das einen ersten Hauptoberflächenbereich (772) und einen zweiten Hauptoberflächenbereich (774) aufweist und einen Halbleiterchip (712), umfassend mindestens einen Chippad (714) in dem zweiten Hauptoberflächenbereich (774), und einen Anschlussblock (600), umfassend mindestens eine erste elektrisch leitfähige Durchkontaktierung (602) und mindestens eine zweite elektrisch leitfähige Durchkontaktierung (604), umfasst, die mit unterschiedlichen Querschnittsflächen (A1, A2) zwischen dem ersten Hauptoberflächenbereich (772) und dem zweiten Hauptoberflächenbereich (774) verlaufen und nebeneinanderliegend mit dem Halbleiterchip (712) angeordnet sind.

公开(公告)号：DE102011001402B4

公开(公告)日：2015-05-28

申请号：DE102011001402

申请日：2011-03-18

Applicant: INFINEON TECHNOLOGIES AG

Inventor： SEZI RECAI ,  MEYER THORSTEN

IPC: H01L21/56

Abstract: Verfahren zum Herstellen eines Halbleiter-Bauelements (100), wobei das Verfahren folgendes umfasst: Bereitstellen eines Wafers (30), der eine erste Hauptfläche (4) mit Chipkontaktpads (32) aufweist; Ausbilden einer Polymerschicht (6) auf der ersten Hauptfläche (4) des Wafers (30); Zerlegen des Wafers (30) in Halbleiterchips (1); Bereitstellen eines Trägers (50), auf dem ein Klebeband (51) aufgebracht ist; Platzieren von mindestens zwei Halbleiterchips (1) auf dem Träger (50) derart, dass die Polymerschicht (6) dem Klebeband (51) zugewandt ist; Bedecken der mindestens zwei Halbleiterchips (1) mit einem Kapselungsmaterial, wodurch eine Vergussmasse (2) ausgebildet wird; Entfernung des Trägers (50) und des Klebebands (51) von der Vergussmasse (2) und Verdünnen der Polymerschicht (6), wobei nach dem Verdünnen der Polymerschicht (6) Verunreinigungen und Vermischungsschichtreste des Klebebands (51) vollständig beseitigt sind und eine gemeinsame planare Oberfläche (10), die eine Oberfläche (3) der Vergussmasse (2) und eine Oberfläche (7) der verdünnten Polymerschicht (6) aufweist, größte stufenartige Höhenvariationen von unter 1000 nm aufweist.

公开(公告)号：DE102012103784A1

公开(公告)日：2013-01-31

申请号：DE102012103784

申请日：2012-04-30

Applicant: INFINEON TECHNOLOGIES AG

Inventor： MEYER THORSTEN

IPC: H01L23/50 ,  H01L21/56 ,  H01L21/58 ,  H01L21/60

Abstract: Es wird ein Chipgehäusemodul bereitgestellt, wobei das Chipgehäusemodul ein Isolationsmaterial (410) aufweist, welches einen Chip (406) auf mindestens einer Seite bedeckt, wobei das Isolationsmaterial (410) eine erste Oberfläche (512) aufweist, die an die erste Seite (520) des Chips (406) angrenzt, und das Isolationsmaterial (410) eine zweite Oberfläche (514), die in eine entgegengesetzte Richtung zu der ersten Oberfläche (512) zeigt aufweist; und mindestens eine Schicht (528a, 528b), die mit der ersten Chipseite (520) verbunden ist, wobei die mindestens eine Schicht (528a, 528b) weiter ausgebildet ist, um sich von der ersten Chipseite zu der zweiten Oberfläche (514) des Isolationsmaterials (410) zu erstrecken.

公开(公告)号：DE102011054784A1

公开(公告)日：2012-04-26

申请号：DE102011054784

申请日：2011-10-25

Applicant: INFINEON TECHNOLOGIES AG

Inventor： KADOW CHRISTOPH ,  MEYER THORSTEN ,  WERNER WOLFGANG

IPC: H01L27/06 ,  H01L21/20 ,  H01L21/76 ,  H01L21/82 ,  H01L29/06 ,  H01L29/78

Abstract: Ein Halbleiterdie enthält ein Substrat (12), ein erstes Bauelementgebiet (18) und ein zweites Bauelementgebiet (20). Das erste Bauelementgebiet (18) enthält eine Epitaxialschicht (14) auf dem Substrat (12) und ein oder mehrere, in der Epitaxialschicht (14) des ersten Bauelementgebiets (18) ausgebildete Halbleiterbauelemente von einem ersten Typ. Das zweite Bauelementgebiet (20) ist von dem ersten Bauelementgebiet (18) beabstandet und enthält eine Epitaxialschicht (14, 16) auf dem Substrat (12) und ein oder mehrere, in der Epitaxialschicht (14, 16) des zweiten Bauelementgebiets (20) ausgebildete Halbleiterbauelemente von einem zweiten Typ. Die Epitaxialschicht (14) des ersten Bauelementgebiets (18) ist von der Epitaxialschicht (14, 16) des zweiten Bauelementgebiets (20) verschieden, so dass das eine oder die mehreren Halbleiterbauelemente vom ersten Typ in einer anderen Epitaxialschicht als das eine oder die mehreren Halbleiterbauelemente von dem zweiten Typ ausgebildet werden.

公开(公告)号：DE102011001402A1

公开(公告)日：2011-12-15

申请号：DE102011001402

申请日：2011-03-18

Applicant: INFINEON TECHNOLOGIES AG

Inventor： SEZI RECAI ,  MEYER THORSTEN

IPC: H01L21/56 ,  H01L21/60 ,  H01L23/31 ,  H01L23/522

Abstract: Auf einem Wafer wird eine Polymerschicht (6) hergestellt. Der Wafer wird dann in Halbleiterchips (1) zerlegt. Mindestens zwei Halbleiterchips (1) werden auf einem Träger platziert, wobei die Polymerschicht (6) dem Träger zugewandt ist. Die mindestens zwei Halbleiterchips (1) werden mit einem Kapselungsmaterial bedeckt, um eine Vergussmasse (2) auszubilden. Der Träger wird von der Vergussmasse (2) entfernt und die Vergussmasse (2) und die Polymerschicht (6) werden verdünnt.

公开(公告)号：DE102011001405A1

公开(公告)日：2011-10-06

申请号：DE102011001405

申请日：2011-03-18

Applicant: INFINEON TECHNOLOGIES AG

Inventor： MEYER THORSTEN ,  LEUSCHNER RAINER ,  OFNER GERALD ,  HESS REINHARD ,  SEZI RECAI

IPC: H01L23/50 ,  H01L21/56 ,  H01L21/60 ,  H01L23/31 ,  H01L25/10

Abstract: Eine Halbleiter-Kapselung (100) umfasst einen Halbleiterchip (10), ein den Halbleiterchip (10) einbettendes Einkapselungsmittel, erste Kontaktstellen auf einer ersten Hauptseite der Halbleiter-Kapselung (100) und zweite Kontaktstellen (50) auf einer der ersten. Hauptseite gegenüberliegenden zweiten Hauptseite der Halbleiter-Kapselung (100). Der Durchmesser d in Mikrometern eines freigelegten Kontaktstellenbereichs (32.1, 32.2) der zweiten Kontaktstellen (50) erfüllt die Bedingung d ≥ (8/25)x + 142 μm, wobei x der Rasterabstand der zweiten Kontaktstellen (50) in Mikrometern ist.

公开(公告)号：DE102010015903A1

公开(公告)日：2010-11-18

申请号：DE102010015903

申请日：2010-03-10

Applicant: INFINEON TECHNOLOGIES AG

Inventor： POHL JENS ,  FUERGUT EDWARD ,  BRUNNBAUER MARKUS ,  MEYER THORSTEN ,  STROBEL PETER ,  PORWOL DANIEL ,  WACHTER ULRICH

IPC: H01L21/56 ,  H01L21/58 ,  H01L23/544

Abstract: Ein Verfahren zur Halbleiterbauelementeherstellung umfasst das Platzieren mehrerer Chips (104) auf einen Träger (101). Auf die mehreren Chips und den Träger wird ein Einkapselungsmaterial (108) aufgebracht, um ein Einkapselungsarbeitsstück zu bilden. Das Einkapselungsarbeitsstück weist eine dem Träger zugewandte erste Hauptseite (108) und eine zweite Hauptseite (109) gegenüber der ersten Hauptseite auf. Ferner werden Markierungselemente (120) auf das Einkapselungsarbeitsstück relativ zu den mehreren Chips (104) aufgebracht, wobei die Markierungselemente (120) auf der ersten Hauptseite (108) und auf der zweiten Hauptseite (109) detektierbar sind.

公开(公告)号：DE102010000269A1

公开(公告)日：2010-08-19

申请号：DE102010000269

申请日：2010-02-01

Applicant: INFINEON TECHNOLOGIES AG

Inventor： ZUDOCK FRANK ,  MEYER THORSTEN ,  BRUNNBAUER MARKUS ,  WOLTER ANDREAS

IPC: H01L23/50 ,  H01L21/56 ,  H01L21/60 ,  H01L25/065

Abstract: Ein Halbleiter-Bauelement enthält: einen Halbleiterchip, der eine Durchverbindung umfasst, die sich zwischen einer ersten Hauptfläche des Halbleiterchips und einer zweiten Hauptfläche des Halbleiterchips gegenüber der ersten Hauptfläche erstreckt, Kapselungsmaterial, das den Halbleiterchip mindestens teilweise kapselt, und eine erste Metallschicht, die über dem Kapselungsmaterial angeordnet und mit der Durchverbindung verbunden ist.

公开(公告)号：DE102009044712A1

公开(公告)日：2010-07-01

申请号：DE102009044712

申请日：2009-12-01

Applicant: INFINEON TECHNOLOGIES AG

Inventor： MEYER THORSTEN

IPC: H01L23/50 ,  H01L21/56 ,  H01L21/60 ,  H01L23/28 ,  H01L25/04

Abstract: Ein Halbleiter-Bauelement enthält einen Halbleiterchip, ein elektrisch isolierendes Element, das durch einen Raum von dem Halbleiterchip getrennt ist, und in dem Raum angeordnetes Kapselungsmaterial. Der Halbleiterchip enthält eine erste Fläche mit einem Kontakt, und das elektrisch isolierende Element definiert mindestens ein Durchgangsloch. Das Kapselungsmaterial ist um den Halbleiterchip herum und um das elektrisch isolierende Element herum angeordnet. Elektrisch leitendes Material ist in dem Durchgangsloch des elektrisch isolierenden Elements abgeschieden und kommuniziert mit dem Kontakt.