公开(公告)号：DE102014107084A1

公开(公告)日：2014-11-27

申请号：DE102014107084

申请日：2014-05-20

Applicant: INFINEON TECHNOLOGIES AG

Inventor： CONDIE BRIAN ,  KOMPOSCH ALEXANDER ,  OREJOLA ERWIN ,  REAL MICHAEL

IPC: H01L23/49 ,  H01L21/60 ,  H01L23/043 ,  H01L23/66

Abstract: Ein Halbleiterpackage enthält ein Substrat, einen HF-Halbleiterchip, der auf einer ersten Seite des Substrats angebracht ist, einen Kondensator, der auf der ersten Seite des Substrats angebracht ist, und einen ersten Anschluss auf der ersten Seite des Substrats. Das Halbleiterpackage enthält des Weiteren Kupfer- oder Aluminium-Bonddrähte oder -bänder, die den ersten Anschluss mit einem Ausgang des HF-Halbleiterchips verbinden, und Gold-Bonddrähte oder -bänder, die den Kondensator mit dem Ausgang des HF-Halbleiterchips verbinden. Die Gold-Bonddrähte oder -bänder sind dafür ausgelegt, eine größere HF-Joule-Erwärmung während des Betriebes des HF-Halbleiterchips aufzunehmen als die Kupfer- oder Aluminium-Bonddrähte oder -bänder. Entsprechende Verfahren zur Herstellung sind auch beschrieben.

公开(公告)号：DE102010063455A1

公开(公告)日：2011-06-22

申请号：DE102010063455

申请日：2010-12-17

Applicant: INFINEON TECHNOLOGIES AG

Inventor： MOHAMMED ANWAR A ,  CHEW SOON ING ,  FOWLKES DONALD ,  KOMPOSCH ALEXANDER ,  LAW BENJAMIN-PAIN-FONG ,  REAL MICHAEL OPIZ

IPC: H01L23/04 ,  H01L21/48 ,  H01L21/50 ,  H01L23/12

Abstract: Ein Halbleitergehäuse umfasst einen gekrümmten Körper und eine Mehrzahl von Halbleiterchips. Der gekrümmte Körper umfasst eine erste und eine zweite gegenüberliegende Endregion und eine dazwischenliegende Mittelregion. Der gekrümmte Körper hat einen ersten Wendepunkt an der Mittelregion, einen zweiten Wendepunkt an der ersten Endregion und einen dritten Wendepunkt an der zweiten Endregion. Die Mittelregion hat eine konvexe Krümmung mit einem minimalen Extremum an dem ersten Wendepunkt, die erste Endregion hat eine konkave Krümmung mit einem maximalen Extremum an dem zweiten Wendepunkt und die zweite Endregion hat eine konkave Krümmung mit einem maximalen Extremum an dem dritten Wendepunkt. Die Mehrzahl von Halbleiterchips ist an einer oberen Oberfläche des gekrümmten Körpers zwischen den maximalen Extrema befestigt.

公开(公告)号：DE102010036402A1

公开(公告)日：2011-02-24

申请号：DE102010036402

申请日：2010-07-14

Applicant: INFINEON TECHNOLOGIES AG

Inventor： ANDRADA CHRISTIAN ,  CHEW SOON ,  KOMPOSCH ALEXANDER ,  MOHAMMED ANWAR

IPC: H01L21/52 ,  H01L21/58 ,  H01L23/043 ,  H01L23/36 ,  H01L25/07

公开(公告)号：DE102005052563A1

公开(公告)日：2007-05-03

申请号：DE102005052563

申请日：2005-11-02

Applicant: INFINEON TECHNOLOGIES AG

Inventor： OTREMBA RALF ,  KRAFT DANIEL ,  KOMPOSCH ALEXANDER ,  EDER HANNES ,  GANITZER PAUL ,  WOEHLERT STEFAN

IPC: H01L23/48 ,  H01L21/60

Abstract: A semiconductor chip (1) comprises an adhesion layer -free three layer metallization comprising an aluminum layer (4) directly on the chip, followed by a diffusion-blocking layer (5) and directly, by a solder layer (6). The diffusion-blocking layer comprises titanium, nickel, platinum or chromium and the solder layer comprises diffusion solder. All three layers are applied by sputtering. Independent claims are also included for production processes for the above chip.

公开(公告)号：DE102013103119B4

公开(公告)日：2019-04-18

申请号：DE102013103119

申请日：2013-03-27

Applicant: INFINEON TECHNOLOGIES AG

Inventor： KOMPOSCH ALEXANDER ,  CHEW SOON ING ,  CONDIE BRIAN

IPC: H01L23/488 ,  H01L21/50 ,  H01L21/60 ,  H01L25/07

Abstract: Halbleiterpackage, umfassend:eine kupferhaltige Grundplatte (100), die einen Chip-Befestigungsbereich (102; 103) und einen peripheren Bereich (101; 104) aufweist;einen Transistorchip (110), der einen ersten Anschluss, der am Chip-Befestigungsbereich (102; 103) der Grundplatte (100) angebracht ist, und einen zweiten Anschluss und einen dritten Anschluss abgewandt von der Grundplatte (100) aufweist; undeinen Rahmen (120), der ein elektrisch isolierendes Glied (122) umfasst, das eine am peripheren Bereich (101; 104) der Grundplatte (100) angebrachte erste Seite (128), eine von der Grundplatte (100) abgewandte zweite Seite (126), eine erste kupferhaltige Metallisierung (138) an der ersten Seite (128) des isolierenden Glieds (122) und eine zweite kupferhaltige Metallisierung (130) an der zweiten Seite (126) des isolierenden Glieds (122) umfasst, wobei jede Rahmenmetallisierung eine Schicht von Ni (250) auf Kupfer und eine Schicht von Au (252) auf dem Ni (250) umfasst,wobei das isolierende Glied (122) sich nach außen über eine laterale Seitenwand (106) der Grundplatte (100) hinaus erstreckt, die erste Metallisierung (138) an dem Teil der ersten Seite (128) angebracht ist, der sich nach außen über die laterale Seitenwand (106) der Grundplatte (100) hinaus erstreckt, und die erste und zweite Metallisierung bei einem Bereich des isolierten Glieds (122) elektrisch verbunden sind, der von der lateralen Seitenwand (106) der Grundplatte (100) beabstandet ist,wobei das isolierende Glied (122) elektrisch leitfähige Durchkontaktierungen (160) umfasst, die sich zwischen den ersten und zweiten Seiten des isolierenden Glieds (122) erstrecken, wobei die leitfähigen Durchkontaktierungen (160) die erste und zweite Metallisierung bei einem von der lateralen Seitenwand (106) der Grundplatte (100) beabstandeten Bereich des isolierenden Glieds (122) elektrisch verbinden, undwobei die Durchkontaktierungen (160) Öffnungen umfassen, die sich durch das isolierende Glied (122) erstrecken und Seitenwände aufweisen, die von einem kupferhaltigen Material bedeckt sind.

公开(公告)号：DE102010036402B4

公开(公告)日：2017-04-20

申请号：DE102010036402

申请日：2010-07-14

Applicant: INFINEON TECHNOLOGIES AG

Inventor： ANDRADA CHRISTIAN ,  CHEW SOON ,  KOMPOSCH ALEXANDER ,  MOHAMMED ANWAR

IPC: H01L21/52 ,  H01L21/58 ,  H01L23/043 ,  H01L23/36 ,  H01L25/07

Abstract: Verfahren zum Herstellen eines Lufthohlraum-Bausteins, umfassend: Anbringen mehrerer Chips (120) an einer Oberfläche eines Kupferkühlkörpers (110); Dispensieren eines Wulstes (140) aus Epoxid um eine Peripherie der Kühlkörperoberfläche, nachdem die mehreren Chips (120) an dem Kupferkühlkörper (110) angebracht sind, so dass der Wulst (140) aus Epoxid die mehreren Chips (120) allgemein umgibt; Platzieren eines keramischen Fensterrahmens (130) auf dem Wulst (140) aus Epoxid, Ausüben einer Kraft auf den keramischen Fensterrahmen (130), die sich eignet, einen Teil des Epoxids unter einer unteren Oberfläche des keramischen Fensterrahmens (130) herauszudrücken entlang einer äußeren Seitenwand des keramischen Fensterrahmens (130), die von den mehreren Chips (120) weg gewandt ist; und Härten des Epoxids, um eine untere Oberfläche des keramischen Fensterrahmens (130) an dem Kupferkühlkörper (110) anzubringen und Ausbilden einer epoxidbasierten Hohlkehle entlang der äußeren Seitenwand des keramischen Fensterrahmens (130), wobei sich die epoxidbasierte Hohlkehle über mindestens 25% der Höhe der äußeren Seitenwand des keramischen Fensterrahmens (130) erstreckt, gemessen ab der Kühlkörperoberfläche.

公开(公告)号：DE102016105742B4

公开(公告)日：2022-01-20

申请号：DE102016105742

申请日：2016-03-30

Applicant: INFINEON TECHNOLOGIES AG

Inventor： GOEL SAURABH ,  BLAIR CYNTHIA ,  GOZZI CRISTIAN ,  KOMPOSCH ALEXANDER

IPC: H01L25/16 ,  H01L21/50 ,  H01L23/053 ,  H01L23/48

Abstract: Multi-Hohlraum-Package (100; 200; 300), das Folgendes umfasst:einen einzigen Metallflansch (102; 400; 502) mit einer ersten (104, 402) und einer zweiten (106) Hauptfläche,die einander gegenüberliegen;eine Leiterplatte (108; 406; 500), die an der ersten Hauptfläche (104, 402) des einzigen Metallflansches (102; 400; 502) angebracht ist, wobei die Leiterplatte (108; 406; 500) eine erste Oberfläche, die dem einzigen Metallflansch (102; 400; 502) zugewandt ist, eine der ersten Oberfläche gegenüberliegende zweite Oberfläche,und mehrere Öffnungen (112; 408), die verschiedene Regionen der ersten Hauptfläche (104, 402) des einzigen Metallflansches (102; 400; 502) freilegen, aufweist; und mehrere Halbleiter-Dies (120, 122, 126, 128, 130, 134, 136, 138; 142, 124, 132; 212, 214, 216, 218), von denen jeder in einer der Öffnungen (112; 408) in der Leiterplatte (108; 406; 500) angeordnet ist und an der ersten Hauptfläche (104, 402) des einzigen Metallflansches (102; 400; 502) angebracht ist,wobei die Leiterplatte (108; 406; 500) mehrere metallische Leiterbahnen (144, 146, 148; 210, 206, 208, 415, 416, 418) auf der zweiten Oberfläche zum elektrischen Verbinden der Halbleiter-Dies (120, 122, 126, 128, 130, 134, 136, 138; 142, 124, 132; 212, 214, 216, 218) miteinander, um eine Schaltung zu bilden, umfasst.

公开(公告)号：DE102016120516A1

公开(公告)日：2017-06-22

申请号：DE102016120516

申请日：2016-10-27

Applicant: INFINEON TECHNOLOGIES AG

Inventor： AGAR BILL ,  CHANG DEJIANG ,  KOMPOSCH ALEXANDER ,  LEFEVRE MICHAEL ,  ZHANG XI KUN

IPC: H01L25/07 ,  H01L23/495

Abstract: Ein Multi-Die-Package wird hergestellt durch Anbringen eines aus einem ersten Halbleitermaterial hergestellten ersten Halbleiter-Die über ein erstes Die-Attach-Material an einem thermisch leitfähigen Flansch und Anbringen eines zweiten Halbleiter-Die an den gleichen thermisch leitfähigen Flansch wie der erste Halbleiter-Die über ein zweites Die-Attach-Material. Der zweite Halbleiter-Die besteht aus einem zweiten Halbleitermaterial, das von dem ersten Halbleitermaterial verschieden ist. Der erste Halbleiter-Die wird während des Anbringens des zweiten Halbleiter-Die an dem Flansch durch das erste Die-Attach-Material festgehalten. Zuleitungen werden an dem thermisch leitfähigen Flansch oder an einem an dem Flansch befestigten Isolierglied angebracht. Die Zuleitungen liefern einen externen elektrischen Zugang zu dem ersten und zweiten Halbleiter-Die.

公开(公告)号：DE102016105742A1

公开(公告)日：2016-10-06

申请号：DE102016105742

申请日：2016-03-30

Applicant: INFINEON TECHNOLOGIES AG

Inventor： GOEL SAURABH ,  BLAIR CYNTHIA ,  GOZZI CRISTIAN ,  KOMPOSCH ALEXANDER

IPC: H01L21/50 ,  H01L25/16 ,  H01L23/053 ,  H01L23/48

Abstract: Ein Multi-Hohlraum-Package enthält einen einzelnen Metallflansch mit ersten und zweiten einander gegenüberliegenden Hauptflächen, eine Leiterplatte, die an der ersten Hauptfläche des einzelnen Metallflansches angebracht ist, wobei die Leiterplatte mehrere Öffnungen aufweist, die verschiedene Regionen der ersten Hauptfläche des einzelnen Metallflansches freilegen, und mehrere Halbleiter-Dies, von denen jeder in einer der Öffnungen in der Leiterplatte angeordnet ist und an der ersten Hauptfläche des einzelnen Metallflansches angebracht ist. Die Leiterplatte enthält mehrere metallische Leiterbahnen zum elektrischen Verbinden der Halbleiter-Dies miteinander, um einen Schaltkreis zu bilden. Ein entsprechendes Verfahren zum Herstellen wird ebenfalls bereitgestellt.

公开(公告)号：DE102013103119A1

公开(公告)日：2013-10-10

申请号：DE102013103119

申请日：2013-03-27

Applicant: INFINEON TECHNOLOGIES AG

Inventor： KOMPOSCH ALEXANDER ,  CHEW SOON ING ,  CONDIE BRIAN

IPC: H01L23/488 ,  H01L21/50 ,  H01L21/60 ,  H01L25/07

Abstract: Ein Halbleiterpackage beinhaltet eine Grundplatte mit einem Chip-Befestigungsbereich und einem peripheren Bereich, wobei ein Transistorchip einen am Chip-Befestigungsbereich angebrachten ersten Anschluss und einen zweiten Anschluss und einen dritten Anschluss abgewandt von der Grundplatte aufweist, und einen Rahmen, der ein elektrisch isolierendes Glied beinhaltet, das eine am peripheren Bereich der Grundplatte angebrachte erste Seite, eine von der Grundplatte abgewandte zweite Seite, eine erste Metallisierung an der ersten Seite des isolierenden Glieds und eine zweite Metallisierung an der zweiten Seite des isolierenden Glieds beinhaltet. Das isolierende Glied erstreckt sich nach außen über die laterale Seitenwand der Grundplatte hinaus. Die erste Metallisierung ist an dem Teil der ersten Seite angebracht, der sich nach außen über die laterale Seitenwand der Grundplatte hinaus erstreckt. Die erste und zweite Metallisierung sind bei einem von der lateralen Seitenwand der Grundplatte beabstandeten Bereich des isolierenden Glieds elektrisch verbunden.