公开(公告)号：CN108232001A

公开(公告)日：2018-06-29

申请号：CN201711283911.X

申请日：2017-12-07

Applicant: 罗姆股份有限公司

Inventor： 木越圣博 ,  水田新生

IPC: H01L43/04 ,  H01L43/06

CPC classification number: H01L2224/32245 ,  H01L2224/48091 ,  H01L2224/48247 ,  H01L2224/48465 ,  H01L2224/48471 ,  H01L2224/48479 ,  H01L2224/73265 ,  H01L2224/97 ,  H01L2924/181 ,  H01L2924/00014 ,  H01L2924/00012 ,  H01L2924/00

Abstract: 本发明提供一种能够实现小型化的霍尔元件模块。一种霍尔元件模块(A1)，具备：霍尔元件(3)，具有元件正面(311)及元件背面(312)；端子部(1)，与霍尔元件(3)导通且在z方向观察下与霍尔元件(3)分离；及树脂封装体(5)，覆盖霍尔元件(3)及端子部1各自的至少一部分；且树脂封装体(5)在z方向观察下为具有沿着x方向及y方向的四边的矩形状，端子部(1)具有朝向z方向且从树脂封装体(5)露出的端子背面(12)，端子背面(12)的端缘具有在z方向观察下与霍尔元件(3)对向且相对于x方向及y方向倾斜的端子背面倾斜部(121)。

公开(公告)号：CN105870076B

公开(公告)日：2018-06-26

申请号：CN201610058577.7

申请日：2016-01-28

Applicant: 日月光半导体制造股份有限公司

Inventor： 陈纪翰

IPC: H01L23/31 ,  H01L21/56 ,  H01L23/48

CPC classification number: H01L28/10 ,  H01L23/49822 ,  H01L23/49827 ,  H01L23/49861 ,  H01L23/5389 ,  H01L23/645 ,  H01L24/19 ,  H01L24/20 ,  H01L24/26 ,  H01L24/32 ,  H01L24/48 ,  H01L24/73 ,  H01L24/83 ,  H01L24/92 ,  H01L24/97 ,  H01L2224/04105 ,  H01L2224/24195 ,  H01L2224/32245 ,  H01L2224/48247 ,  H01L2224/73227 ,  H01L2224/73265 ,  H01L2224/73267 ,  H01L2224/92244 ,  H01L2224/92247 ,  H01L2224/97 ,  H01L2924/00014 ,  H01L2924/14 ,  H01L2924/1421 ,  H01L2924/19042 ,  H01L2924/19105 ,  H01L2924/00012 ,  H01L2224/83 ,  H01L2224/85 ,  H01L2224/45099 ,  H01L2924/00

Abstract: 本发明涉及半导体封装结构及其制造方法。所述半导体封装结构包括第一电介质层、裸片垫、有源组件、至少一个第一金属条、至少一个第二金属条及通孔。所述第一电介质层具有第一表面及与所述第一表面相对的第二表面。所述裸片垫定位在所述第一电介质层内。所述有源组件定位在所述第一电介质层内且安置在所述裸片垫上。所述第一金属条安置在所述第一电介质层的所述第一表面上，且电连接到所述有源组件。所述第二金属条安置在所述第一电介质层的所述第二表面上。所述通孔穿透所述第一电介质层且将所述至少一个第一金属条连接到所述至少一个第二金属条。

公开(公告)号：CN108198761A

公开(公告)日：2018-06-22

申请号：CN201711467348.1

申请日：2017-12-29

Applicant: 江苏长电科技股份有限公司

Inventor： 王亚琴 ,  梁志忠 ,  刘恺

IPC: H01L21/48 ,  H01L23/495 ,  H01L23/498

CPC classification number: H01L2224/48091 ,  H01L2224/48247 ,  H01L2224/97 ,  H01L2924/181 ,  H01L2924/00014 ,  H01L2924/00012 ,  H01L21/4846 ,  H01L21/4828 ,  H01L23/4952 ,  H01L23/49811

Abstract: 本发明涉及一种具有引脚侧壁爬锡功能的半导体封装结构及其制造工艺，所述结构包括基岛和引脚，所述引脚包括平面部分和侧壁部分，所述侧壁部分位于平面部分外侧，所述平面部分和侧壁部分之间通过弧形部分平滑过渡连接，所述弧形部分的凸面朝向外下侧，所述基岛正面设置有芯片，所述芯片通过金属焊线与引脚形成电性连接，所述基岛、引脚以及芯片外围区域包封有塑封料，所述平面部分、弧形部分和侧壁部分的外表面暴露于塑封料之外。本发明在焊接PCB时，焊锡可以沿竖直侧壁爬升到较高的高度，从而增加焊锡与引脚的结合面积，同时可以使引脚处的空气沿外凸弧形排出，从而提高产品的焊接性能、焊接的可靠性以及直观检验焊接状态。

公开(公告)号：CN105428264B

公开(公告)日：2018-06-22

申请号：CN201510462877.7

申请日：2015-07-31

Applicant: 富士电机株式会社

Inventor： 今井诚

IPC: H01L21/60

CPC classification number: H01L24/97 ,  H01L23/057 ,  H01L25/072 ,  H01L2224/32225 ,  H01L2224/32245 ,  H01L2224/45 ,  H01L2224/45014 ,  H01L2224/45015 ,  H01L2224/45124 ,  H01L2224/48 ,  H01L2224/48137 ,  H01L2224/48247 ,  H01L2224/48472 ,  H01L2224/49 ,  H01L2224/49109 ,  H01L2224/73265 ,  H01L2224/78 ,  H01L2224/78315 ,  H01L2224/7855 ,  H01L2224/78611 ,  H01L2224/85 ,  H01L2224/85181 ,  H01L2224/85205 ,  H01L2224/85947 ,  H01L2224/92247 ,  H01L2224/97 ,  H01L2924/00014 ,  H01L2924/1203 ,  H01L2924/12032 ,  H01L2924/13055 ,  H01L2924/13091 ,  H01L2924/181 ,  H01L2924/19107 ,  H01L2924/00012 ,  H01L2924/2076 ,  H01L2924/20303 ,  H01L2924/20304 ,  H01L2924/20305 ,  H01L2924/20306 ,  H01L2924/20307 ,  H01L2224/05599 ,  H01L2224/85399 ,  H01L2224/83 ,  H01L2924/00

Abstract: 本发明提供一种能够抑制在切断的引线上产生尖端的半导体装置的制造方法。在半导体装置的制造方法中执行的引线键合工序中，对接合于导电性部件(1)的引线(2)的接合区域(3)以外的切断位置(4)进行半切断而形成切口(5)，使切口(5)振动以在切断位置(4)切断引线(2)。由于引线(2)被半切断，因此能够降低切断时对导电性部件(1)的损伤。另外，通过使形成于引线(2)的切口(5)振动，从而切口(5)的附近产生疲劳，引线(2)因来自切口(5)的断裂而切断。因此，能够抑制在引线(2)的切断面(2a)产生(至少朝向导电性部件(1)侧的)尖端。

公开(公告)号：CN104103534B

公开(公告)日：2018-06-22

申请号：CN201410131172.2

申请日：2014-04-02

Applicant: 瑞萨电子株式会社

Inventor： 石田基

IPC: H01L21/60 ,  H01L23/31 ,  H01L23/49 ,  H01L23/495

CPC classification number: H01L23/49541 ,  H01L21/565 ,  H01L23/3107 ,  H01L23/49513 ,  H01L23/4952 ,  H01L23/49555 ,  H01L23/49558 ,  H01L24/29 ,  H01L24/32 ,  H01L24/45 ,  H01L24/48 ,  H01L24/49 ,  H01L24/73 ,  H01L24/92 ,  H01L24/97 ,  H01L2224/2919 ,  H01L2224/29399 ,  H01L2224/32245 ,  H01L2224/45015 ,  H01L2224/45144 ,  H01L2224/45147 ,  H01L2224/48091 ,  H01L2224/48247 ,  H01L2224/48257 ,  H01L2224/49109 ,  H01L2224/49171 ,  H01L2224/73265 ,  H01L2224/83101 ,  H01L2224/92247 ,  H01L2224/97 ,  H01L2924/181 ,  H01L2924/00012 ,  H01L2224/83 ,  H01L2224/85 ,  H01L2924/00015 ,  H01L2924/00014 ,  H01L2924/00

Abstract: 本发明涉及一种半导体器件和半导体器件的制造方法，其中在QFP即四方扁平封装组装期间将越过汇流条的并耦合到内引线的导线设定在与处于低线弧高度的第二导线以及处于高线弧高度的第三导线不同的线弧高度，并且还安装得比第二导线和第三导线更靠近标准悬空引线。导线的线弧高度相比在树脂密封工艺中的树脂流动的方向逐渐变高，使得可以减小导线偏移并且可以提高QFP组件的可靠性。

公开(公告)号：CN105474388B

公开(公告)日：2018-06-19

申请号：CN201480038222.0

申请日：2014-07-02

Applicant: 罗森伯格高频技术有限及两合公司

Inventor： S·S·卡希尔 ,  E·A·圣胡安

IPC: H01L23/49 ,  H01L23/50 ,  H01L23/552 ,  H01L23/66 ,  H01L25/065 ,  H01L25/10

CPC classification number: H01L24/49 ,  H01L23/4952 ,  H01L23/49861 ,  H01L23/50 ,  H01L23/552 ,  H01L23/66 ,  H01L24/45 ,  H01L24/48 ,  H01L24/85 ,  H01L24/97 ,  H01L25/0652 ,  H01L25/0657 ,  H01L25/105 ,  H01L2223/6611 ,  H01L2223/6638 ,  H01L2224/05553 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/32245 ,  H01L2224/45015 ,  H01L2224/4556 ,  H01L2224/45565 ,  H01L2224/4569 ,  H01L2224/48011 ,  H01L2224/48091 ,  H01L2224/48137 ,  H01L2224/48145 ,  H01L2224/48227 ,  H01L2224/48247 ,  H01L2224/4903 ,  H01L2224/49109 ,  H01L2224/4917 ,  H01L2224/49171 ,  H01L2224/73265 ,  H01L2224/85444 ,  H01L2224/8592 ,  H01L2224/85931 ,  H01L2224/85935 ,  H01L2224/85939 ,  H01L2224/97 ,  H01L2225/0651 ,  H01L2225/06537 ,  H01L2924/00014 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2924/3011 ,  H01L2924/3025 ,  H01L2224/45099 ,  H01L2924/20751 ,  H01L2924/00 ,  H01L2924/00012

Abstract: 一种裸片封装体，其具有提供电磁干扰降低的连接至裸片的引线结构。连接至所述裸片的混合阻抗的引线包括：第一引线，其具有第一金属芯(302)、包围该第一金属芯(302)的电介质层(300,304)和连接至接地端的第一外金属层(306)；以及第二引线，其具有第二金属芯(302)、包围该第二金属芯(302)的第二电介质层(300,304)和连接至接地端的第二外金属层(306)。各引线降低了对EMI和串扰的敏感性。

公开(公告)号：CN103383923B

公开(公告)日：2018-06-08

申请号：CN201310156631.8

申请日：2013-03-08

Applicant: 新科金朋有限公司

Inventor： R·D·彭德斯

IPC: H01L21/768 ,  H01L23/538

CPC classification number: H01L24/81 ,  H01L21/561 ,  H01L21/568 ,  H01L21/76898 ,  H01L23/49811 ,  H01L23/49822 ,  H01L24/03 ,  H01L24/05 ,  H01L24/06 ,  H01L24/11 ,  H01L24/13 ,  H01L24/16 ,  H01L24/17 ,  H01L24/19 ,  H01L24/94 ,  H01L24/96 ,  H01L24/97 ,  H01L25/03 ,  H01L25/0657 ,  H01L25/50 ,  H01L2224/02379 ,  H01L2224/0401 ,  H01L2224/04042 ,  H01L2224/04105 ,  H01L2224/05008 ,  H01L2224/05022 ,  H01L2224/051 ,  H01L2224/05552 ,  H01L2224/05569 ,  H01L2224/05571 ,  H01L2224/056 ,  H01L2224/0603 ,  H01L2224/11 ,  H01L2224/1132 ,  H01L2224/11334 ,  H01L2224/1145 ,  H01L2224/1146 ,  H01L2224/12105 ,  H01L2224/13022 ,  H01L2224/13111 ,  H01L2224/13113 ,  H01L2224/13116 ,  H01L2224/13124 ,  H01L2224/13139 ,  H01L2224/13144 ,  H01L2224/13147 ,  H01L2224/13155 ,  H01L2224/1403 ,  H01L2224/141 ,  H01L2224/14135 ,  H01L2224/16145 ,  H01L2224/16225 ,  H01L2224/1703 ,  H01L2224/32225 ,  H01L2224/48091 ,  H01L2224/73204 ,  H01L2224/73259 ,  H01L2224/73265 ,  H01L2224/81 ,  H01L2224/81005 ,  H01L2224/81191 ,  H01L2224/81193 ,  H01L2224/81805 ,  H01L2224/83 ,  H01L2224/94 ,  H01L2224/96 ,  H01L2224/97 ,  H01L2225/06513 ,  H01L2225/06541 ,  H01L2924/00011 ,  H01L2924/00014 ,  H01L2924/01322 ,  H01L2924/12041 ,  H01L2924/12042 ,  H01L2924/1306 ,  H01L2924/13091 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2924/18161 ,  H01L2924/18162 ,  H01L2924/3511 ,  H01L2924/00 ,  H01L2224/03 ,  H01L2924/00012

Abstract: 本发明涉及一种用于应用处理器和存储器集成的薄3D扇出嵌入式晶片级封装(EWLB)。本发明涉及一种具有多个第一半导体管芯的半导体器件，该第一半导体管芯具有沉积在第一半导体管芯的第一表面上和第一半导体管芯周围的密封剂。在密封剂上和第一半导体管芯的与第一表面相对的第二表面上形成绝缘层。该绝缘层包括在第一半导体管芯上的开口。在第一半导体管芯上在开口内形成第一导电层。在第一导电层上形成第二导电层以形成垂直导电通孔。第二半导体管芯被置于第一半导体管芯上且被电连接到第一导电层。将凸点形成在第一半导体管芯的占位面积外的第二导电层上。第二半导体管芯被置于有效表面或第一半导体管芯的后表面上。

公开(公告)号：CN104916597B

公开(公告)日：2018-06-05

申请号：CN201410097812.2

申请日：2014-03-14

Applicant: 尼克森微电子股份有限公司 ,  帅群微电子股份有限公司

Inventor： 谢智正 ,  许修文 ,  叶俊莹 ,  冷中明

IPC: H01L23/31 ,  H01L21/56

CPC classification number: H01L24/97 ,  H01L2224/04105 ,  H01L2224/12105 ,  H01L2224/19 ,  H01L2224/32245 ,  H01L2224/73267 ,  H01L2224/83005 ,  H01L2224/83191 ,  H01L2224/92244 ,  H01L2224/97 ,  H01L2924/15153 ,  H01L2224/83

Abstract: 本发明提供一种晶圆级扇出芯片的封装方法及封装结构。本发明提供的晶圆级扇出芯片的封装方法包括：提供一载体，并在载体上配置多个芯片；形成多个黏着层在对应芯片的主动面上；覆盖一导电盖体，使导电盖体通过黏着层与芯片黏合，导电盖体并分别区隔该些芯片于多个封装空间；使绝缘材料通过导电盖体的多个贯孔填入封装空间形成一第一绝缘结构；以及，移除载体。

公开(公告)号：CN108091615A

公开(公告)日：2018-05-29

申请号：CN201711163518.7

申请日：2017-11-21

Applicant: 三星电子株式会社

Inventor： 郑灿憙 ,  金贤基 ,  朴埈祐 ,  张炳旭 ,  金宣澈 ,  朴寿珉 ,  金坪完 ,  姜仁九 ,  金希烈

IPC: H01L23/31 ,  H01L25/18

CPC classification number: H01L25/105 ,  H01L21/4853 ,  H01L21/4857 ,  H01L21/565 ,  H01L23/3121 ,  H01L23/3128 ,  H01L23/3135 ,  H01L23/49811 ,  H01L23/49816 ,  H01L23/5383 ,  H01L23/5385 ,  H01L23/5386 ,  H01L23/5389 ,  H01L24/13 ,  H01L24/19 ,  H01L24/20 ,  H01L24/32 ,  H01L24/48 ,  H01L24/97 ,  H01L25/50 ,  H01L2224/04042 ,  H01L2224/13101 ,  H01L2224/16225 ,  H01L2224/214 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/73265 ,  H01L2224/97 ,  H01L2225/0651 ,  H01L2225/06568 ,  H01L2225/1023 ,  H01L2225/1035 ,  H01L2225/1041 ,  H01L2225/1058 ,  H01L2924/00014 ,  H01L2924/15151 ,  H01L2924/15311 ,  H01L2224/45099 ,  H01L2924/014 ,  H01L2924/00012 ,  H01L2224/81 ,  H01L2924/00 ,  H01L23/3107 ,  H01L25/18

Abstract: 提供了一种半导体封装件。所述半导体封装件包括第一基底；半导体芯片，设置在第一基底上；模制层，覆盖半导体芯片的侧面并且包括通孔；第二基底，设置在半导体芯片上；连接端子，设置在第一基底与第二基底之间并且设置在通孔中；以及底部填充树脂层，从半导体芯片与第二基底之间延伸到通孔中。

公开(公告)号：CN104576585B

公开(公告)日：2018-05-25

申请号：CN201410529680.6

申请日：2014-10-09

Applicant: 台湾积体电路制造股份有限公司

Inventor： 刘醇鸿 ,  黄诗雯 ,  吕宗育 ,  胡宪斌 ,  侯上勇 ,  郑心圃

IPC: H01L23/488

CPC classification number: H01L21/76805 ,  H01L21/486 ,  H01L23/147 ,  H01L23/481 ,  H01L23/49816 ,  H01L23/49827 ,  H01L24/05 ,  H01L24/13 ,  H01L24/16 ,  H01L24/32 ,  H01L24/81 ,  H01L24/83 ,  H01L24/97 ,  H01L25/0655 ,  H01L2224/0345 ,  H01L2224/0401 ,  H01L2224/05166 ,  H01L2224/05647 ,  H01L2224/13082 ,  H01L2224/131 ,  H01L2224/13147 ,  H01L2224/16227 ,  H01L2224/32225 ,  H01L2224/73204 ,  H01L2224/81193 ,  H01L2224/81815 ,  H01L2224/831 ,  H01L2224/97 ,  H01L2924/1305 ,  H01L2924/13091 ,  H01L2924/181 ,  H01L2924/00 ,  H01L2924/00014 ,  H01L2924/014 ,  H01L2224/81 ,  H01L2224/83

Abstract: 本发明提供了用于形成三维集成电路(3DIC)结构的机制的各种实施例。该3DIC结构包括接合至管芯的插入件和衬底。插入件具有连接到图案化的金属焊盘的穿透硅通孔(TSV)的导电结构和位于TSV的相对端的导电结构。图案化的金属焊盘具有嵌入其中的介电结构以减少凹陷效应，并具有位于TSV上方的没有介电结构的区域。导电结构具有2个或多个TSV。通过使用图案化的金属焊盘和2个或更多的TSV，提高了导电结构和3DIC结构的可靠性和良品率。