公开(公告)号：CN110943052B

公开(公告)日：2022-07-29

申请号：CN201910913729.0

申请日：2019-09-25

Applicant: 精材科技股份有限公司

Inventor： 陈瑰玮 ,  郑家明 ,  林佳升

IPC: H01L23/31 ,  H01L23/538 ,  H01L21/768

Abstract: 本发明提供一种晶片封装体及其制造方法。该晶片封装体包括基底、第一导电结构以及电性隔离结构。基底具有第一表面及相对于第一表面的第二表面，且具有具有第一开口及环绕第一开口的第二开口。基底包括感测装置位于其内且邻近于第一表面。第一导电结构包括位于基底的第一开口内的第一导电部以位于基底的第二表面上方的第二导电部。电性隔离结构包括位于基底的第二开口内的第一隔离部以及自第一隔离部延伸于基底的第二表面与第二导电部之间的第二隔离部，其中第一隔离部环绕第一导电部。

公开(公告)号：CN110491859B

公开(公告)日：2021-05-25

申请号：CN201910407970.6

申请日：2019-05-15

Applicant: 精材科技股份有限公司

Inventor： 郑家明 ,  李柏汉 ,  杨惟中 ,  吴冠荣 ,  张恕铭

IPC: H01L23/538 ,  H01L21/768 ,  G06K9/00

Abstract: 本发明提供一种晶片封装体及其制造方法。在所述晶片封装体中，第一接合结构位于第一重布线层上。第一晶片包括邻近一主动面的一感测区及一导电垫。第一晶片通过第一接合结构接合于第一重布线层上，且第一接合结构位于导电垫与第一重布线层之间。模塑料层覆盖第一重布线层且环绕第一晶片。第二重布线层位于模塑料层及第一晶片上，且第二重布线层电性连接至第一重布线层。第二晶片堆叠于第一晶片的非主动面上，且第二晶片通过第二重布线层、第一重布线层及第一接合结构电性连接至第一晶片。本发明能够简化制程步骤、减少制造时间且大幅降低制造成本。

公开(公告)号：CN102082131B

公开(公告)日：2015-09-09

申请号：CN201010132218.4

申请日：2010-03-09

Applicant: 精材科技股份有限公司

Inventor： 倪庆羽 ,  郑家明 ,  林南君

IPC: H01L23/28 ,  H01L21/50 ,  H01L21/56 ,  H01L21/78

CPC classification number: H01L23/498 ,  H01L21/78 ,  H01L23/3114 ,  H01L23/3192 ,  H01L24/06 ,  H01L2224/05624 ,  H01L2224/05647 ,  H01L2924/01013 ,  H01L2924/01014 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/05042 ,  H01L2924/14 ,  H01L2924/1461 ,  H01L2924/15788 ,  H01L2924/16195 ,  H01L2924/16235 ,  H01L2924/00014 ,  H01L2924/00

Abstract: 本发明提供一种晶片封装体及其制造方法，该晶片封装体包括一含有晶片的半导体基底，具有元件区和周边接垫区，多个导电垫设置于周边接垫区上，晶片保护层覆盖于半导体基底上，暴露出所述导电垫，绝缘保护层形成于元件区的晶片保护层上，以及封装层设置于绝缘保护层之上，暴露出所述导电垫及位于周边接垫区的晶片保护层。该晶片封装体的制造方法包括在切割制程中形成绝缘保护层覆盖导电垫以及利用封装层的开口除去导电垫上方的绝缘保护层。本发明所述的晶片封装体及其制造方法可避免导电垫在切割制程中被切割残余物损害及刮伤。

公开(公告)号：CN104517828A

公开(公告)日：2015-04-15

申请号：CN201410524510.9

申请日：2014-10-08

Applicant: 精材科技股份有限公司

Inventor： 陈键辉 ,  刘沧宇 ,  张峻维 ,  郑家明

IPC: H01L21/306 ,  H01L23/367

CPC classification number: H01L25/0655 ,  H01L21/6835 ,  H01L23/562 ,  H01L23/564 ,  H01L23/585 ,  H01L2221/68327 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明揭露一种晶片封装体及其制造方法，该制造方法包括：提供一第一基底；将一第二基底贴附于第一基底上，其中第二基底具有矩形的多个晶片区及隔开晶片区的一切割道区；以及移除切割道区的第二基底的一部分，以在第一基底上形成多个晶片，其中晶片中相邻的晶片之间形成至少一桥接部。本发明能够改善晶片封装体的品质。

公开(公告)号：CN102034796B

公开(公告)日：2014-08-27

申请号：CN201010503607.3

申请日：2010-09-30

Applicant: 精材科技股份有限公司

Inventor： 蔡佳伦 ,  刘沧宇 ,  郑家明

IPC: H01L23/552 ,  H01L21/60

CPC classification number: H01L21/78 ,  H01L21/76898 ,  H01L23/552 ,  H01L24/03 ,  H01L24/05 ,  H01L24/11 ,  H01L24/13 ,  H01L24/29 ,  H01L24/32 ,  H01L24/92 ,  H01L24/94 ,  H01L2224/023 ,  H01L2224/02372 ,  H01L2224/0401 ,  H01L2224/05548 ,  H01L2224/05567 ,  H01L2224/05624 ,  H01L2224/05639 ,  H01L2224/05647 ,  H01L2224/05655 ,  H01L2224/13022 ,  H01L2224/13024 ,  H01L2224/2919 ,  H01L2224/73253 ,  H01L2224/9202 ,  H01L2224/94 ,  H01L2924/00014 ,  H01L2924/0002 ,  H01L2924/01029 ,  H01L2924/14 ,  H01L2924/1461 ,  H01L2924/15788 ,  H01L2224/03 ,  H01L2224/11 ,  H01L2224/83 ,  H01L2924/0665 ,  H01L2924/00 ,  H01L2224/05552

Abstract: 一种晶片封装体及其制造方法，该晶片封装体包括基板及残余切割区，基板具有一接垫区和一元件区，残余切割区位于基板周围；信号导电垫结构及EMI接地导电垫结构，设置于接垫区上；第一及第二开口，深入基板中以暴露出信号导电垫结构及EMI接地导电垫结构；第一及第二导电层，分别位于第一及第二开口内并分别电性接触信号导电垫结构及EMI接地导电垫结构；其中，第一导电层及信号导电垫结构与残余切割区的边缘相距一间隙，且第二导电层及/或EMI接地导电垫结构的一部分延伸至残余切割区的边缘；及第三导电层，其围绕残余切割区的周围，以与第二导电层及/或EMI接地导电垫结构电性连接。本发明能够较好地实现对电磁干扰的屏蔽。

公开(公告)号：CN102800656A

公开(公告)日：2012-11-28

申请号：CN201210157448.5

申请日：2012-05-18

Applicant: 精材科技股份有限公司

Inventor： 刘沧宇 ,  林佳升 ,  郑家明 ,  林柏伸

IPC: H01L23/544 ,  H01L21/50

CPC classification number: H01L21/78 ,  H01L21/682 ,  H01L23/3114 ,  H01L23/481 ,  H01L23/525 ,  H01L23/544 ,  H01L2223/54406 ,  H01L2223/54433 ,  H01L2223/5448 ,  H01L2224/02372 ,  H01L2224/02375 ,  H01L2224/0401 ,  H01L2224/05548 ,  H01L2224/06181 ,  H01L2224/13022 ,  H01L2224/13024 ,  H01L2224/131 ,  H01L2924/13091 ,  H01L2924/1461 ,  H01L2924/014 ,  H01L2924/00

Abstract: 本发明提供一种晶片封装体、晶片封装体的形成方法以及封装晶圆，该晶片封装体包括：一基底，该基底切割自一晶圆；一元件区，形成于该基底之中；一导电层，设置于该基底之上，且电性连接该元件区；一绝缘层，设置于该基底与该导电层之间；以及一材料层，形成于该绝缘层之上，其中该材料层具有一识别图案，该识别图案显示该基底在未切割自该晶圆之前于该晶圆中的一位置信息。本发明通过识别图案的设置可定位出每一特定晶片封装体原处于未切割晶圆的位置，有助于找出制程问题，并提高晶片封装体的良率。

公开(公告)号：CN102456670A

公开(公告)日：2012-05-16

申请号：CN201110332558.6

申请日：2011-10-25

Applicant: 精材科技股份有限公司

Inventor： 邱新智 ,  郑家明 ,  许传进 ,  楼百尧

IPC: H01L23/552 ,  H01L31/0216 ,  H01L27/146 ,  H01L33/44

Abstract: 本发明提供一种晶片封装体，包括：一基底，具有一第一表面及一第二表面；一光电元件，设置于该第一表面处；一保护层，位于该基底的该第二表面上，该保护层具有一开口；一遮光层，位于该基底的该第二表面上，其中部分的该遮光层延伸于该保护层的该开口中；一导电凸块，设置于该基底的该第二表面上，且填充于该保护层的该开口中；以及一导电层，位于该基底与该保护层之间，其中该导电层电性连接该光电元件与该导电凸块。本发明晶片封装体的遮光层或遮光层与导电凸块可阻挡及/或吸收外界的光线，进而提升光电元件的光线感测精准度或发光精准度。

公开(公告)号：CN102263117A

公开(公告)日：2011-11-30

申请号：CN201110139233.6

申请日：2011-05-26

Applicant: 精材科技股份有限公司

Inventor： 邱新智 ,  郑家明 ,  许传进 ,  楼百尧

IPC: H01L27/146 ,  H01L31/0216 ,  H01L33/48 ,  H01L33/56 ,  H01L33/00

CPC classification number: H01L27/14618 ,  H01L31/048 ,  H01L2224/13 ,  H01L2933/0066 ,  Y02E10/50

Abstract: 本发明提供一种晶片封装体及其形成方法，该晶片封装体包括：一基底，具有一第一表面及一第二表面；一光学元件，设置于该第一表面上；一导电垫，设置于该第一表面上；一第一对准图案，形成于该第一表面上；以及一遮光层，设置于该第二表面上，且具有一第二对准图案，其中该第二对准图案对应于该第一对准图案。本发明可使晶片封装体的制程更为精准，并可提高晶片封装体的良率。

公开(公告)号：CN102214623A

公开(公告)日：2011-10-12

申请号：CN201110086811.4

申请日：2011-04-07

Applicant: 精材科技股份有限公司

Inventor： 郑家明 ,  刘建宏

IPC: H01L23/48 ,  H01L21/60 ,  H01L21/78

CPC classification number: H01L23/49805 ,  H01L21/76898 ,  H01L23/13 ,  H01L23/481 ,  H01L23/50 ,  H01L24/03 ,  H01L24/05 ,  H01L24/16 ,  H01L2224/02371 ,  H01L2224/02372 ,  H01L2224/0401 ,  H01L2224/0557 ,  H01L2224/13025 ,  H01L2924/0002 ,  H01L2924/01021 ,  H01L2924/12041 ,  H01L2924/13091 ,  H01L2924/14 ,  H01L2924/1461 ,  H01L2924/3025 ,  H01L2924/00 ,  H01L2224/05552

Abstract: 本发明提供一种晶片封装体及其形成方法，该晶片封装体包括：一基底，具有一上表面及一下表面，且具有至少一侧表面；至少一沟槽，自该上表面朝该下表面延伸，且自该侧表面朝该基底的一内部延伸，其中该沟槽接近该上表面的一口径不等于该沟槽接近该下表面的一口径；至少一绝缘层，位于该沟槽的一侧壁上；至少一导电图案，位于该绝缘层上，且该侧表面与该沟槽中的该导电图案之间隔有一预定距离而使部分的该绝缘层露出；以及至少一导电区，与该导电图案电性连接。本发明通过形成具有倾斜侧壁的穿孔，可使侧边电极的形成过程更为顺利，确保切割晶圆时穿孔中的导电图案不受拉扯而脱落。

公开(公告)号：CN102130089A

公开(公告)日：2011-07-20

申请号：CN201010616859.7

申请日：2010-12-31

Applicant: 精材科技股份有限公司

Inventor： 林大玄 ,  许传进 ,  郑家明 ,  刘沧宇

IPC: H01L23/50 ,  H01L23/31 ,  H01L27/14 ,  H01L27/146 ,  H01L21/50 ,  H01L21/82

CPC classification number: H01L27/14618 ,  H01L21/76898 ,  H01L23/055 ,  H01L23/16 ,  H01L27/14683 ,  H01L31/0203 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供一种芯片封装体，其包括芯片，具有基板及导电垫结构，芯片还具有上表面和下表面；上盖层，覆盖芯片的上表面；间隔层，介于上盖层与芯片之间；导电通道，电性连接导电垫结构；以及遮光层，设置于上盖层与间隔层之间，其中遮光层与间隔层具有重叠部分。