公开(公告)号：CN103582945B

公开(公告)日：2016-10-12

申请号：CN201380000972.4

申请日：2013-02-12

Applicant: 野田士克林股份有限公司

Inventor： 小山田成圣 ,  吉泽正充 ,  小川裕誉

IPC: H01L23/12 ,  H05K1/14

CPC classification number: H01L24/07 ,  H01L23/147 ,  H01L23/15 ,  H01L23/49822 ,  H01L23/49827 ,  H01L23/49833 ,  H01L23/49838 ,  H01L23/50 ,  H01L23/60 ,  H01L23/64 ,  H01L24/06 ,  H01L25/0652 ,  H01L25/0657 ,  H01L2224/0401 ,  H01L2224/05554 ,  H01L2224/14133 ,  H01L2224/14135 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2224/81815 ,  H01L2225/0652 ,  H01L2225/06572 ,  H01L2924/12032 ,  H01L2924/12036 ,  H01L2924/15321 ,  H01L2924/15788 ,  H01L2924/171 ,  H01L2924/351 ,  H05K1/141 ,  H05K3/368 ,  H05K2201/10378 ,  H05K2201/10515 ,  H05K2201/2036 ,  H01L2924/00014 ,  H01L2924/00

Abstract: 一种半导体器件，包括：半导体芯片、内插板、表面电路图案以及接线柱阵列。表面电路图案形成在内插板的一个表面上并包括连接至半导体芯片的外部连接焊盘的芯片侧焊盘、接合焊盘以及具有连接至芯片侧焊盘的一端且连接至连接焊盘的另一端的互连线。互连线从芯片侧焊盘朝向内插板的外边缘延伸。接线柱阵列包括导电路径以及将导电路径彼此隔离的绝缘树脂。接线柱阵列布置为导电路径在与内插板的表面交叉的方向上延伸。导电路径各具有连接至连接焊盘的一端以及要连接至印刷线路板的另一端。

公开(公告)号：CN103329260B

公开(公告)日：2016-05-11

申请号：CN201280005707.0

申请日：2012-07-20

Applicant: 京瓷株式会社

Inventor： 辻野真广 ,  宫原学

IPC: H01L23/04

CPC classification number: H01L24/42 ,  H01L23/057 ,  H01L23/10 ,  H01L24/48 ,  H01L24/49 ,  H01L24/73 ,  H01L2224/32225 ,  H01L2224/32245 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/49171 ,  H01L2224/73265 ,  H01L2924/00014 ,  H01L2924/16195 ,  H01L2924/16251 ,  H01L2924/171 ,  H05K3/3442 ,  H05K2201/09172 ,  H05K2201/09181 ,  H05K2201/09409 ,  H05K2201/09909 ,  H01L2224/45099 ,  H01L2924/00 ,  H01L2924/00012

Abstract: 本发明的一方式的半导体元件收纳用封装体具备：基体，其在上表面具有载置半导体元件的搭载区域；框体，其具有以包围搭载区域的方式设置在基体的上表面的框状部以及从框状部的内侧贯通到框状部的外侧的开口部；平板状的绝缘构件，其设置于开口部，从框体的内侧延伸到框体的外侧；多个配线导体，它们设置在绝缘构件的上表面，从框体的内侧延伸到框体的外侧；金属膜，其在绝缘构件的上表面且框体的外侧设置，包围多个配线导体且连续。

公开(公告)号：CN103329260A

公开(公告)日：2013-09-25

申请号：CN201280005707.0

申请日：2012-07-20

Applicant: 京瓷株式会社

Inventor： 辻野真广 ,  宫原学

IPC: H01L23/04

CPC classification number: H01L24/42 ,  H01L23/057 ,  H01L23/10 ,  H01L24/48 ,  H01L24/49 ,  H01L24/73 ,  H01L2224/32225 ,  H01L2224/32245 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/49171 ,  H01L2224/73265 ,  H01L2924/00014 ,  H01L2924/16195 ,  H01L2924/16251 ,  H01L2924/171 ,  H05K3/3442 ,  H05K2201/09172 ,  H05K2201/09181 ,  H05K2201/09409 ,  H05K2201/09909 ,  H01L2224/45099 ,  H01L2924/00 ,  H01L2924/00012

Abstract: 本发明的一方式的半导体元件收纳用封装体具备：基体，其在上表面具有载置半导体元件的搭载区域；框体，其具有以包围搭载区域的方式设置在基体的上表面的框状部以及从框状部的内侧贯通到框状部的外侧的开口部；平板状的绝缘构件，其设置于开口部，从框体的内侧延伸到框体的外侧；多个配线导体，它们设置在绝缘构件的上表面，从框体的内侧延伸到框体的外侧；金属膜，其在绝缘构件的上表面且框体的外侧设置，包围多个配线导体且连续。

公开(公告)号：CN104364902B

公开(公告)日：2017-07-07

申请号：CN201380026487.4

申请日：2013-05-09

Applicant: NEPES 株式会社

Inventor： 权容台 ,  朴卿焄

IPC: H01L23/48 ,  H01L23/538

CPC classification number: H01L25/105 ,  H01L21/56 ,  H01L21/568 ,  H01L23/3107 ,  H01L23/49827 ,  H01L23/5389 ,  H01L24/08 ,  H01L24/19 ,  H01L24/24 ,  H01L24/32 ,  H01L24/82 ,  H01L24/83 ,  H01L24/89 ,  H01L25/0655 ,  H01L2224/0401 ,  H01L2224/04105 ,  H01L2224/08111 ,  H01L2224/08235 ,  H01L2224/12105 ,  H01L2224/24101 ,  H01L2224/24155 ,  H01L2224/32235 ,  H01L2225/06548 ,  H01L2225/06572 ,  H01L2225/1035 ,  H01L2225/1041 ,  H01L2225/1058 ,  H01L2225/107 ,  H01L2924/12042 ,  H01L2924/171 ,  H01L2924/181 ,  H01L2924/18162 ,  H01L2924/00

Abstract: 本发明提供一种包括精密且工艺缺陷低的贯通布线的半导体封装的制造方法。本发明的一个实施例的半导体封装包括：绝缘基板，其包括第一贯通部和第二贯通部；贯通布线，填充所述第一贯通部，被设置成穿过所述绝缘基板；半导体芯片，位于所述第二贯通部内，与所述贯通布线电连接；模制件，对所述半导体芯片和所述绝缘基板进行模塑；以及再布线图案层，位于所述绝缘基板的下侧，电连接所述贯通布线和所述半导体芯片。

公开(公告)号：CN103839929A

公开(公告)日：2014-06-04

申请号：CN201310606590.8

申请日：2013-11-25

Applicant: 三星电机株式会社

Inventor： 崔丞镕

IPC: H01L23/66 ,  H01L23/538 ,  H01L23/04 ,  H01L21/768 ,  H01L21/60

CPC classification number: H01L24/95 ,  H01L21/486 ,  H01L21/561 ,  H01L23/13 ,  H01L23/49827 ,  H01L24/13 ,  H01L24/16 ,  H01L24/81 ,  H01L25/0655 ,  H01L25/50 ,  H01L2224/131 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2224/32225 ,  H01L2224/73204 ,  H01L2224/81192 ,  H01L2924/12042 ,  H01L2924/15151 ,  H01L2924/15311 ,  H01L2924/15331 ,  H01L2924/171 ,  H01L2924/00 ,  H01L2924/014

Abstract: 本文公开涉及射频模块及其制造方法。根据本发明的示例性实施方式，RF模块包括：RF？IC器件，设置有通孔，该RF？IC器件的上表面和下表面通过通孔彼此连接；电子部件，安装在RF？IC器件的上表面或下表面上；模制材料，使电子部件被密封于其中以保护电子部件，并且形成在RF？IC器件的上表面或下表面上；以及辅助基板，与RF？IC器件的上表面或下表面耦接，并且提供安装除了被密封在模制材料中的电子部件之外的其他电子部件的位置，其中，辅助基板设置有具有预定尺寸的通孔以在其中安装其他电子部件。

公开(公告)号：CN102446882A

公开(公告)日：2012-05-09

申请号：CN201110456464.X

申请日：2011-12-30

Applicant: 北京工业大学

Inventor： 秦飞 ,  夏国峰 ,  安彤 ,  刘程艳 ,  武伟 ,  朱文辉

IPC: H01L23/488 ,  H01L23/495 ,  H01L23/31 ,  H01L21/50 ,  H01L21/60 ,  H01L21/56 ,  H01L21/78

CPC classification number: H01L24/85 ,  H01L21/4821 ,  H01L21/4828 ,  H01L21/56 ,  H01L21/561 ,  H01L23/142 ,  H01L23/28 ,  H01L23/3121 ,  H01L23/49544 ,  H01L23/49575 ,  H01L23/49861 ,  H01L23/52 ,  H01L24/16 ,  H01L24/32 ,  H01L24/45 ,  H01L24/48 ,  H01L24/73 ,  H01L24/81 ,  H01L24/97 ,  H01L25/03 ,  H01L2224/16245 ,  H01L2224/2929 ,  H01L2224/29339 ,  H01L2224/32245 ,  H01L2224/45124 ,  H01L2224/45144 ,  H01L2224/45147 ,  H01L2224/45565 ,  H01L2224/45664 ,  H01L2224/48091 ,  H01L2224/48095 ,  H01L2224/48227 ,  H01L2224/73265 ,  H01L2224/83101 ,  H01L2224/92247 ,  H01L2224/97 ,  H01L2924/00014 ,  H01L2924/14 ,  H01L2924/171 ,  H01L2924/181 ,  H01L2924/30107 ,  H01L2924/3011 ,  H01L2224/48247 ,  H01L2924/00012 ,  H01L2924/00 ,  H01L2224/45099 ,  H01L2924/0665 ,  H01L2224/05599

Abstract: 本发明公开了一种半导体封装中封装系统结构及制造方法。本半导体封装中封装系统结构包括引线框架、第一金属材料层、第二金属材料层、具有凸点的IC芯片、引线键合的IC芯片、绝缘填充材料、粘贴材料和塑封材料。引线框架包括芯片载体和多个围绕芯片载体呈多圈排列的引脚。第一金属材料层和第二金属材料层分别配置于引线框架上表面和下表面。绝缘填充材料配置于引线框架的台阶式结构下。引线键合的IC芯片配置于芯片载体上。具有凸点的IC芯片的凸点倒装焊接配置于多圈引脚的内引脚上，通过塑封材料包覆具有凸点的IC芯片、引线键合的IC芯片形成半导体封装中封装系统结构。本发明是基于QFN封装的高可靠性、低成本、高I/O密度的三维封装结构及其制造方法。

公开(公告)号：CN104733332B

公开(公告)日：2017-10-20

申请号：CN201410728517.2

申请日：2014-12-04

Applicant: 钰桥半导体股份有限公司

Inventor： 林文强 ,  王家忠

IPC: H01L21/60 ,  H01L21/56 ,  H01L23/488

CPC classification number: H01L24/81 ,  H01L21/76877 ,  H01L23/13 ,  H01L23/552 ,  H01L24/13 ,  H01L24/16 ,  H01L24/17 ,  H01L24/19 ,  H01L24/25 ,  H01L24/73 ,  H01L24/97 ,  H01L2224/13101 ,  H01L2224/16225 ,  H01L2224/32225 ,  H01L2224/73204 ,  H01L2224/73253 ,  H01L2224/81203 ,  H01L2224/81207 ,  H01L2224/81815 ,  H01L2224/92125 ,  H01L2924/12042 ,  H01L2924/15173 ,  H01L2924/16195 ,  H01L2924/171 ,  H01L2924/37001 ,  H05K1/186 ,  H05K3/3436 ,  H05K3/4694 ,  H01L2924/00012 ,  H01L2924/00014 ,  H01L2924/014 ,  H01L2924/00

Abstract: 本发明提供了一种具有堆叠式封装能力的半导体封装件制作方法，其具有下列步骤：将芯片‑中介层堆叠次组体贴附至基底载体，并使该芯片插入该基底载体的贯穿开口中，且中介层侧向延伸于贯穿开口外。该基底载体可作为该芯片‑中介层堆叠次组体贴附用的平台，而该中介层提供该芯片的初级扇出路由。在此制作方法中，双重增层电路形成于该封装件的相反两侧上，以提供进一步的扇出路由，并且通过披覆穿孔彼此相互电性连接，以提供具有堆叠能力的封装件。

公开(公告)号：CN104733332A

公开(公告)日：2015-06-24

申请号：CN201410728517.2

申请日：2014-12-04

Applicant: 钰桥半导体股份有限公司

Inventor： 林文强 ,  王家忠

IPC: H01L21/60 ,  H01L21/56 ,  H01L23/488

CPC classification number: H01L24/81 ,  H01L21/76877 ,  H01L23/13 ,  H01L23/552 ,  H01L24/13 ,  H01L24/16 ,  H01L24/17 ,  H01L24/19 ,  H01L24/25 ,  H01L24/73 ,  H01L24/97 ,  H01L2224/13101 ,  H01L2224/16225 ,  H01L2224/32225 ,  H01L2224/73204 ,  H01L2224/73253 ,  H01L2224/81203 ,  H01L2224/81207 ,  H01L2224/81815 ,  H01L2224/92125 ,  H01L2924/12042 ,  H01L2924/15173 ,  H01L2924/16195 ,  H01L2924/171 ,  H01L2924/37001 ,  H05K1/186 ,  H05K3/3436 ,  H05K3/4694 ,  H01L2924/00012 ,  H01L2924/00014 ,  H01L2924/014 ,  H01L2924/00

Abstract: 本发明提供了一种具有堆叠式封装能力的半导体封装件制作方法，其具有下列步骤：将芯片-中介层堆叠次组体贴附至基底载体，并使该芯片插入该基底载体的贯穿开口中，且中介层侧向延伸于贯穿开口外。该基底载体可作为该芯片-中介层堆叠次组体贴附用的平台，而该中介层提供该芯片的初级扇出路由。在此制作方法中，双重增层电路形成于该封装件的相反两侧上，以提供进一步的扇出路由，并且通过披覆穿孔彼此相互电性连接，以提供具有堆叠能力的封装件。

公开(公告)号：CN103582945A

公开(公告)日：2014-02-12

申请号：CN201380000972.4

申请日：2013-02-12

Applicant: 野田士克林股份有限公司

Inventor： 小山田成圣 ,  吉泽正充 ,  小川裕誉

IPC: H01L23/12 ,  H05K1/14

CPC classification number: H01L24/07 ,  H01L23/147 ,  H01L23/15 ,  H01L23/49822 ,  H01L23/49827 ,  H01L23/49833 ,  H01L23/49838 ,  H01L23/50 ,  H01L23/60 ,  H01L23/64 ,  H01L24/06 ,  H01L25/0652 ,  H01L25/0657 ,  H01L2224/0401 ,  H01L2224/05554 ,  H01L2224/14133 ,  H01L2224/14135 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2224/81815 ,  H01L2225/0652 ,  H01L2225/06572 ,  H01L2924/12032 ,  H01L2924/12036 ,  H01L2924/15321 ,  H01L2924/15788 ,  H01L2924/171 ,  H01L2924/351 ,  H05K1/141 ,  H05K3/368 ,  H05K2201/10378 ,  H05K2201/10515 ,  H05K2201/2036 ,  H01L2924/00014 ,  H01L2924/00

Abstract: 一种半导体器件，包括：半导体芯片、内插板、表面电路图案以及接线柱阵列。表面电路图案形成在内插板的一个表面上并包括连接至半导体芯片的外部连接焊盘的芯片侧焊盘、接合焊盘以及具有连接至芯片侧焊盘的一端且连接至连接焊盘的另一端的互连线。互连线从芯片侧焊盘朝向内插板的外边缘延伸。接线柱阵列包括导电路径以及将导电路径彼此隔离的绝缘树脂。接线柱阵列布置为导电路径在与内插板的表面交叉的方向上延伸。导电路径各具有连接至连接焊盘的一端以及要连接至印刷线路板的另一端。

公开(公告)号：CN104584212B

公开(公告)日：2018-05-15

申请号：CN201380045244.5

申请日：2013-06-26

Applicant: 英特尔公司

Inventor： C-P·秋

IPC: H01L23/48 ,  H01L23/12

CPC classification number: H01L25/0657 ,  H01L23/13 ,  H01L23/36 ,  H01L23/49816 ,  H01L23/49827 ,  H01L24/16 ,  H01L2224/13111 ,  H01L2224/16145 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2224/1703 ,  H01L2224/17051 ,  H01L2224/29109 ,  H01L2224/2929 ,  H01L2224/29339 ,  H01L2224/32135 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/32245 ,  H01L2224/33181 ,  H01L2224/73204 ,  H01L2224/73253 ,  H01L2224/81191 ,  H01L2224/81192 ,  H01L2224/81815 ,  H01L2225/06513 ,  H01L2924/1515 ,  H01L2924/15321 ,  H01L2924/171 ,  H01L2924/01047 ,  H01L2924/01029 ,  H01L2924/00012 ,  H01L2924/0665 ,  H01L2924/00014 ,  H01L2924/014 ,  H01L2924/00

Abstract: 本发明描述了包括封装衬底中的管芯的堆叠管芯封装。本文中所描述的一些实施例包括装置和形成这种装置的方法。在一个这种实施例中，装置可以包括衬底、第一管芯和耦合到所述第一管芯和所述衬底的第二管芯。所述衬底可以包括开口。所述管芯的至少一部分可以占据所述衬底中的所述开口的至少一部分。描述了包括附加装置和方法的其它实施例。