Abstract:
본 발명은 광전집적 수신회로 칩의 제조방법에 관한 것으로, 보다 상세하게는 선택적 결정 성장법을 이용하여 도파로형 광검출기의 광흡수층 두께를 이종접합 바이폴라 트랜지스터의 컬렉터층 두께보다 두껍게 성장함과 아울러 반절연 InP 기판 상부에 도파로형 광검출기와 이종접합 바이폴라 트랜지스터를 단일 칩으로 집적화함으로써, 광전변환 효율이 높고 초고속 특성을 갖는 도파로형 광검출기를 간단하게 구현할 수 있도록 한 광전집적 수신회로 칩의 제조방법에 관한 것이다. 광통신 시스템, 광전집적 수신회로, 도파로형 광검출기, 이종접합 바이폴라 트랜지스터, 절연층 패턴
Abstract:
본 발명은 트랜스임피던스 증폭기에 관한 것으로, 보다 상세하게는 제1 바이폴라 트랜지스터가 포함되어 소정의 광 전류를 전압으로 변환 및 증폭하기 위한 제1 증폭부와, 제2 바이폴라 트랜지스터가 포함되어 상기 제1 증폭부의 출력을 재차 증폭시키기 위한 제2 증폭부와, 제3 바이폴라 트랜지스터가 포함되어 상기 제2 증폭부의 출력을 상기 제1 증폭부의 입력단으로 피드백시키기 위한 피드백부와, 제4 바이폴라 트랜지스터가 포함되어 상기 피드백부의 출력 신호를 버퍼링하기 위한 버퍼부와, 상기 제1 바이폴라 트랜지스터의 베이스와 상기 제3 바이폴라 트랜지스터의 에미터 사이에 연결되어 상기 제1 및 제2 증폭부의 입력임피던스를 감소시키기 위한 전류궤환부와, 상기 제1 바이폴라 트랜지스터의 에미터와 상기 제2 바이폴라 트랜지스터의 베이스 사이에 연결되어 상기 전류궤환부에서 감소시킨 이득을 보상함과 아울러 위상지연을 조절하기 위한 전압궤환부를 포함함으로써, 이득의 손실 없이 대역폭을 향상시킬 수 있으며, 낮은 입력 잡음 특성을 개선할 수 있는 효과가 있다. 트랜스임피던스 증폭기, 광 수신기, 광 통신시스템, 전치증폭기, 이중 궤환
Abstract:
본 발명은 파장분할 다중화방식의 광통신시스템에서 사용되는 다파장 어레이 레이저모듈에서 광출력을 검지할 목적으로 탑재되는 모니터 광검출기를 선택적 MOCVD 결정 성장법을 이용하여 간단하게 제작하는 방법에 관한 것이다. 광검출기 어레이는 다파장 어레이 광원에서 각 파장의 세기를 독립적으로 검지하고 각 파장의 흔들림을 광 출력의 변화로써 검지하여 그 결과를 반도체 레이저의 구동부 및 온도 제어부로 궤환시켜 파장 안정화의 기능을 갖게 한다. 발명에서는 각 파장의 출력을 독립적으로 검출할 수 있는 여러 개의 단위 검출기를 단 한 번의 선택적 MOCVD 결정 성장법을 이용하여 단일 칩 집적화할 수 있다. 즉 동일 웨이퍼 평면에 여러 개의 독립 흡수 파장을 갖는 InGaAsP/InGaAsP 다중 양자우물 흡수층이 성장되는 선택적 MOCVD 결정 성장법을 이용하여 여러 파장을 독립적으로 검출할 수 있는 광검출기 어레이를 제작한다.
Abstract:
본 발명은 광소자에 관한 발명이다. 특히, 광도파로형 광검출기와 전치 증폭단용 이종접합 바이폴라 트랜지스터의 일체형 광전 집적 수신 소자 및 그 제조 방법에 관한 것이다. 상술한 목적을 달성하기 위한 기술적 수단으로서, 본 발명의 제 1 측면은 반도체 기판, 상기 반도체 기판 위에 위치하고, 광검출기의 양자효율을 증가시키고, N형 반도체인 제 1 코어층, 상기 제 1 코어층 위에 위치하고, 진성 반도체인 광흡수층, 상기 광흡수층 위에 위치하고, 광검출기의 양자효율을 증가시키고, P형 반도체인 제 2 코어층, 및 상기 제 2 코어층 위에 위치하는 클래드층을 포함하는 광검출기를 제공한다. 또한 이를 포함하는 광전 집적 수신 소자 및 그 제조 방법을 제공한다. 본 발명에 의한 광검출기, 광전 집적 수신 소자 및 그 제조 방법은 초고속 응답 특성을 갖고, 초고주파 증폭이 가능하다는 장점이 있다.
Abstract:
본 발명은 리프트오프 방법을 이용함에 따른 재현성 저하를 개선시키는데 적합한 화합물반도체소자의 금속배선 형성 방법을 제공하기 위한 것으로, 본 발명은 기판 상부에 접착력 강화를 위한 티타늄(Ti)과 전기도금을 위한 시드 역할을 하는 금(Au)을 순차적으로 형성하는 단계, 상기 금(Au) 상에 금속배선예정영역을 오픈시키는 감광막패턴을 형성하는 단계, 상기 금속배선예정영역에 금속배선 역할을 하는 금(Au)을 전기도금법으로 형성하는 단계, 상기 감광막패턴을 제거하는 단계, 및 상기 티타늄, 금 및 금속배선용 금의 순서로 적층된 금속배선구조를 형성하기 위해 불산용액을 이용하여 습식식각하는 단계를 포함하여, 리프트오프방법이 아닌 습식식각법을 이용하므로써 재현성이 우수하면서 깨끗한 금속배선을 형성할 수 있는 효과가 있다.
Abstract:
PURPOSE: A high-speed photoelectric module compensated with induction is provided to insert an inductor, and to compensate for a parasite capacitance component, thereby simply expanding a frequency bandwidth of the photoelectric module without redesigning a TIA(Transimpedance Amplifier) and a photo diode. CONSTITUTION: A PD(Photo Diode)(1) receives an optical signal, and converts the received optical signal into an electric signal. A compensating inductor(2) offsets a capacitance component of a parasite capacitor. A TIA(3) amplifies the converted electric signal. A DC(Direct Current) cut-off capacitor(4) cuts off DC components, that is, noises included in the electric signal outputted from the TIA(3).
Abstract:
PURPOSE: A method for fabricating a semiconductor integrated device is provided to integrate a digital integrated circuit(IC), an analog IC and a radio frequency(RF) IC, by embodying an AlGaAs/GaAs heterojunction bipolar transistor(HBT) semiconductor integrated device for ultrahigh frequency telecommunication. CONSTITUTION: A base region is formed in a predetermined region of a semiconductor substrate(31). The first insulation layer is formed in a defined base region and on the entire substrate. An emitter region is formed in the first insulation layer in the base region. An emitter electrode is formed in the emitter region. A base electrode is formed on the base region. A collector region is formed in the first insulation layer to fabricate a collector electrode. A predetermined region of the emitter electrode and collector electrode is exposed to form the first metal interconnection. The second insulation layer planarized by the first metal interconnection process is formed. A contact hole is formed in the second insulation layer and a metal interconnection is deposited. The metal interconnection is lifted off to form the second metal interconnection connected to the first metal interconnection.
Abstract:
PURPOSE: A single wavelength semiconductor laser having plural integrated monitor photodetector which has different absorption wavelength band is provided to be used as the photoelectric source of a WDMA system. CONSTITUTION: In the method of manufacturing a single wavelength semiconductor laser, a diffraction grating layer(3) is formed on an n-InP substrate(2) through holographic or exposure method. In turn, layers of multiple quantum well activation layer(4), a photoelectric Ga layer(5), a p-InP clad layer(6) and a p-InGaAs layer(7) are formed. And a monitor PIN photoelectric detector is formed after etching. An InGaAsP/InGaAs layer(12) is formed on the exposed part of the n-InP substrate(2) and a p-InGaAsP layer(17) is formed making a first photoelectric detector along with the InGaAsP/InGaAs layer(18). Then a second photoelectric detector is formed with a semi-insulating InP layer(15), an n-InGaAs layer(14), an InGaAsP/InGaAs layer(12), a p-InP clad layer(11) and a p-InGaAs layer(10). A separating layer(9) is formed by inserting semi-insulating InP in to a trench formed by etching separating area for layer and photoelectric detection. Finally, a pair of electrodes are connected to the device.
Abstract:
본 발명은 발진 파장 선택성 반도체 레이저소자에 관한 것으로, 본 발명은 공진기 길이방향으로 개별 p-전극과 활성층으로 구성된 4개의 영역과, 상기 4개의 영역 중 하나를 구성하며 광도파로에 연속회절격자가 형성된 구조의 제1반사영역과, 상기 4개의 영역 중 하나를 구성하며 주기성 회절격자가 형성된 구조의 제2반사영역과, 상기 4개의 영역 중 하나를 구성하며 상기 제1 및 제2반사영역 사이에 형성되는 광이득 영역과, 상기 4개의 영역 중 나머지 하나를 구성하며 상기 제1 및 제2반사영역 사이에 형성되는 위상 보정 영역을 구비하여, 발진 파장 선택성 LD는 하나의 광소자 칩에서 임의의 WDM 광파장을 출력할 수 있어 상기 기존 광원을 대체하고, 기존의 다수의 LD와 광결합기로 구성된 광원이 가지는 고가격, 구성의 복잡성을 해소한다.
Abstract:
본 발명은 애벌란치 광 다이오드 형 장파장 광검출기에 있어서, 그 증폭층의 InP 기판에 격자정합되고 에너지 밴드갭이 상기 InP보다 큰 In 0.52 Al 0.48 As에 의해 형성되고, 에너지 밴드갭이 작은 InGaAsP 층 또는 InGaAs 층을 바깥에 노출시킨 후 에너지 밴드갭이 상기 InGaAsP 층 또는 InGaAs 층 보다 크고 InP에 격자 정합이 되는 In 0.52 Al 0.48 As를 창문층으로 사용하며, 밴드갭이 증폭층(In 0.52 Al 0.48 As)과 흡수층(In 0.53 Ga 0.47 As)의 중간이 되는 4원계 p-In 0.72 Ga 0.28 As 0.61 P 0.39 층을 상기 증폭층과 흡수층 사이에 형성하여 상기 흡수층에 가해지는 전장의 세기를 줄임으로써, 터널링 누설전류의 발생을 방지하는 동시에 밴드갭 차이로 인해서 상기 증폭층과 흡수층의 계면에 전하가 쌓이는 현상을 방지하여 동작 속도를 증가시키며, 항복전압을 크게 할 수 있다는 특징이 있� ��.