公开(公告)号：KR1019980050970A

公开(公告)日：1998-09-15

申请号：KR1019960069818

申请日：1996-12-21

Applicant: 한국전자통신연구원

Inventor： 이진희 ,  박병선 ,  윤형섭 ,  박철순 ,  편광의

IPC: H01L21/335

Abstract: 1. 청구범위에 기재된 발명이 속한 기술분야
다중게이트의 제조 방법
2. 발명이 해결하고자 하는 기술적 과제
좁은 간격의 다중 게이트 전극을 가지는 소자를 제어성 좋게 제조할 수 있도록 하기 위함.
3. 발명의 해결 방법의 요지
리소그라피 공정의 도입과 추가의 공정을 이용하여 다층 게이트의 공정을 간단하게 행할 수있다.
4. 발명의 중요한 용도
반도체 소자 제조

公开(公告)号：KR1019980050968A

公开(公告)日：1998-09-15

申请号：KR1019960069816

申请日：1996-12-21

Applicant: 한국전자통신연구원

Inventor： 박병선 ,  이진희 ,  윤형섭 ,  박철순 ,  편광의

IPC: H01L21/28

Abstract: 본 발명은 X-대역 이상 주파수에서의 저 잡음 수신기, 전력 증폭기, 및 밀리미터파 대역의 MMIC등의 고속 논리회로에 주로 웅용되고 있는 HEMT 등과 같은 고속반도체 소자의 T-형 게이트 전극을 형성하는 방법에 관한 것으로서, 이러한 소자에 있어서는 짧은 게이트 길이와 넓은 단면적의 패턴이 동시에 요구되고 있는데, 기존의 포토리소그래피 방법으로는 게이트-채널의 미세한 선폭을 형성하기에는 해상력이 부족하여 주로 전자빔 리소그래피 기술이 사용되어 왔다. 그러나 전자빔 이용방법은 높은 해상력에도 불구하고 많은 노광 시간이 요구되어 생산성 저하의 문제점이 있었다. 따라서, 본 발명에서는 기존의 공정과는 달리 단층의 레지스트 패턴위에 실리콘 산화막 혹은 실리콘 질화막을 증착 한 후, 이를 이용하여 게이트 다리부분에 대응하는 더미 패턴을 형성한 다음, 이 더미 패턴 자리에 게이트 전극의 다리 부분을 형성하므로써, 해상력 향상을 위한 공정이 필요 없고, 실리콘 질화막의 두께 조절에 의해 아주 작은 미세 선폭(수백 Å)의 게이트 전극을 형성하는 방법을 제공한다.

公开(公告)号：KR100137581B1

公开(公告)日：1998-06-01

申请号：KR1019940032093

申请日：1994-11-30

Applicant: 한국전자통신연구원

Inventor： 이진희 ,  윤형섭 ,  양전욱 ,  박형무 ,  박철순

IPC: H01L21/334

Abstract: 본 발명은 갈륨비소 HEMT소자의 티(T)형 게이트 형성방법에 관한 것으로 보다 상세하게는 저잡음 특성이 우수하고 동작속도가 빨라 통신용 소자 및 고속 컴퓨터에 많이 이용되는 감륨비소 HEMT소자의 게이트 금속에 있어서 광 노광과 전자빔 노광을 병행하여 사용하고 저온 중간막을 이용함으로써 매우 안정하고 낮은 저항을 갖는 T형 게이트 금속을 형성할 수 있는 티(T)형 게이트 형성방법에 관한 것이다.
특징적인 구성으로는 발절연성의 갈륨비소기판위에 2차원 전자가스층을 형성하고 그 위에 다시 식각정지를 위한 알미늄갈륨비소층을 형성한 후 갈륨비소도핑층을 형성하여 성장시킨 기판을 이용하여 티(T)형 게이트를 형성하는 감륨비소 HEMT소자의 티(T)형 게이트 제조방법에 있어서, 상기 기판의 갈륨비소도핑층위에 전자빔에 의해 노광을 실시하기 위해 1차로 전자빔 노광용 감광막을 도포하여 열처리 하는제1공정과, 상기 제1공정에서 열처리된 감광막위에 중간막을 도포하여 저온에서 저온 중간막을 형성하는 제2공정과, 상기 제2공정에서 형성된 저온 중간막위에 다시 광에 의한 노광을 실시하기 위해 광 노광용 감광막을 도포하여 열처리하는 제3공정과, 상기 제3공정에서 열처리된 광 노광용 감광막을 스테퍼로 노광하여 원하는 패턴을 형성하고 � �� 형상을 이용하여 상기 저온 중간막을 습식식각방법에 의해 수평방향으로 과식각하여 광 노광용 감광막의 아래에 언더컷팅부를 만드는 제4공정과, 상기 제4공정의 식각이후 전자빔을 사용하여 전자빔 노광용 감광막위에 원하는 미세한 패턴을 형성하고 그 패턴을 이용하여 갈륨비소도핑층을 선택적으로 리세스식각하여 T형상을 형성하는 제5공정과, 상기 제5공정에 형성된 T형상을 이용하여 게이트 금속을 증착하는 제6공장과, 상기 제6공정에서 증착된 게이트 금속을 리프트-오프방법으로 T형 게이트를 형성하는 제7공정으로 이루어짐에 있다.

公开(公告)号：KR100117351B1

公开(公告)日：1997-07-01

申请号：KR1019930027217

申请日：1993-12-10

Applicant: 한국전자통신연구원

Inventor： 이진희 ,  윤형섭 ,  박철순

IPC: H01L21/336

公开(公告)号：KR1019960026924A

公开(公告)日：1996-07-22

申请号：KR1019940036028

申请日：1994-12-22

Applicant: 한국전자통신연구원

Inventor： 양정욱 ,  오응기 ,  윤형섭 ,  박철순

IPC: H01L29/40

Abstract: 본 발명은 반도체 장치의 제조방법에 있어서, 특히 안정화된 공중교각(airbridge) 금속을 형성하는 방법에 관한 것이다.
본 발명에 의한 공중교각(airbridge)금속의 형성방법에 의하면, 기저금속이 화학적인 방법에 의해 증착된 분리절연가과 접촉되기 때문에 종래의 포토레지스트와 접촉된 기저금속 사이에서 나타날 수 있는 계면에 따른 측면방향의 Au 성장을 억제할 수 있으며, 금속선 간의 단락의 발생을 방지할 수 있기 때문에 금속선 간의 간격을 줄일 수 있다.
또한, 공정을 안정화시킴과 아울러 단순화시킬 수 있기 때문에 수율을 향상시킬 수 있다.

公开(公告)号：KR1019950021746A

公开(公告)日：1995-07-26

申请号：KR1019930027221

申请日：1993-12-10

Applicant: 한국전자통신연구원

Inventor： 윤형섭 ,  이진희 ,  박철순 ,  박형무

IPC: H01L29/78

公开(公告)号：KR102260836B1

公开(公告)日：2021-06-08

申请号：KR1020170020754

申请日：2017-02-15

Applicant: 한국전자통신연구원

Inventor： 강동민 ,  김동영 ,  김성일 ,  김해천 ,  민병규 ,  안호균 ,  윤형섭 ,  이상흥 ,  이종민 ,  임종원 ,  장우진 ,  지홍구 ,  도재원 ,  신민정 ,  장성재 ,  정현욱 ,  조규준

IPC: H03F1/56 ,  H03F1/02 ,  H03F3/21 ,  H03F3/60

公开(公告)号：KR102154336B1

公开(公告)日：2020-09-10

申请号：KR1020140002967

申请日：2014-01-09

Applicant: 한국전자통신연구원

Inventor： 안호균 ,  김해천 ,  김진식 ,  이상흥 ,  민병규 ,  윤형섭 ,  강동민 ,  김성일 ,  이종민 ,  임종원 ,  권용환 ,  남은수

IPC: H01L29/778 ,  H01L21/335

公开(公告)号：KR101991259B1

公开(公告)日：2019-06-24

申请号：KR1020120144129

申请日：2012-12-12

Applicant: 한국전자통신연구원

Inventor： 강동민 ,  주철원 ,  김성일 ,  이상흥 ,  임종원 ,  윤형섭 ,  문재경 ,  남은수

IPC: H01L23/48 ,  H01L23/12

公开(公告)号：KR101923968B1

公开(公告)日：2018-12-03

申请号：KR1020120146836

申请日：2012-12-14

Applicant: 한국전자통신연구원

Inventor： 김성일 ,  임종원 ,  강동민 ,  이상흥 ,  윤형섭 ,  주철원 ,  민병규 ,  이종민 ,  문재경 ,  남은수

IPC: H01L29/778 ,  H01L21/335

Abstract: 전계 효과 트랜지스터가 제공된다. 이 트랜지스터는 기판 상에 서로 이격되어 배치된 소스 전극 및 드레인 전극, 및 소스 전극과 드레인 전극 사이의 기판 상에 배치된 +형 게이트 전극을 포함한다.