-
公开(公告)号：KR1020040070617A
公开(公告)日：2004-08-11
申请号：KR1020030006791
申请日：2003-02-04
Applicant: 삼성전자주식회사
IPC: H01L27/108
Abstract: PURPOSE: A semiconductor memory device and a fabricating method thereof are provided to enhance a dielectric characteristic and a leakage current characteristic of a dielectric layer by forming a dielectric layer as a hafnium layer. CONSTITUTION: A bottom electrode(110) is formed on a semiconductor substrate(100). A crystalline seed layer(120a) is formed on the bottom electrode. A main dielectric layer(125a) is formed on the crystalline seed layer. The main dielectric layer has the different physical property from the crystalline seed layer. A top electrode(130) is formed on the main dielectric layer. The main dielectric layer includes one or more of a grain boundary and a continuous grain boundary of the crystalline seed layer.
Abstract translation: 目的：提供半导体存储器件及其制造方法，通过形成作为铪层的电介质层来提高电介质层的介电特性和漏电流特性。 构成：在半导体衬底（100）上形成底部电极（110）。 在底部电极上形成结晶种子层（120a）。 在结晶种子层上形成主介电层（125a）。 主介电层与晶种层具有不同的物理性质。 顶电极（130）形成在主电介质层上。 主介电层包括结晶种子层的晶界和连续晶界中的一种或多种。
-
公开(公告)号：KR1020000067806A
公开(公告)日：2000-11-25
申请号：KR1019990050903
申请日：1999-11-16
Applicant: 삼성전자주식회사
IPC: H01L21/027
CPC classification number: G03F7/40
Abstract: PURPOSE: A resist composition is provided to form a fine photoresist pattern having an opening of a fine size which transcends the limit of a wavelength in a lithography technology. CONSTITUTION: A resist composition is composed of a resist solution and a crosslinking agent. The resist solution is used in forming a photoresist pattern in a photolithography process. The corsslinking agent causes a partial crosslinking reaction of the resist solution by a thermal process at the temperature higher than a glass transition temperature or softening temperature.
Abstract translation: 目的：提供抗蚀剂组合物以形成具有在光刻技术中超过波长极限的细小尺寸开口的精细光致抗蚀剂图案。 构成：抗蚀剂组合物由抗蚀剂溶液和交联剂组成。 抗蚀剂溶液用于在光刻工艺中形成光致抗蚀剂图案。 该衔接剂在高于玻璃化转变温度或软化温度的温度下通过热处理导致抗蚀剂溶液部分交联反应。
-
公开(公告)号：KR1020100104685A
公开(公告)日：2010-09-29
申请号：KR1020090023264
申请日：2009-03-18
Applicant: 삼성전자주식회사
IPC: H01L21/8242 , H01L27/108
CPC classification number: H01L27/10852 , H01L27/10814 , H01L28/91
Abstract: PURPOSE: After completely eliminating the sacrificing layer and the surface oxide layer filling the trench, the formation method of the semiconductor device having capacitor forms the capacitor dielectric film. The capacitor dielectric film equipped with the uniform dielectric constant and the excellent reliability is offered. CONSTITUTION: A bottom electrode film is formed in the top of the substrate. The surface oxide layer is formed on the bottom electrode film. The bottom electrode film is eliminated partly and the bottom electrode(95') is formed. The surface oxide layer is eliminated and the bottom electrode exposes. The capacitor dielectric film(97) is formed on the bottom electrode.
Abstract translation: 目的：完全消除牺牲层和填充沟槽的表面氧化层，具有电容器的半导体器件的形成方法形成电容器电介质膜。 提供了具有均匀介电常数和优异的可靠性的电容器电介质膜。 构成：底部电极膜形成在衬底的顶部。 表面氧化层形成在底部电极膜上。 底部电极膜被部分地去除并形成底部电极（95'）。 去除表面氧化物层，底部电极露出。 电容器电介质膜（97）形成在底部电极上。
-
公开(公告)号：KR1020100094766A
公开(公告)日：2010-08-27
申请号：KR1020090013907
申请日：2009-02-19
Applicant: 삼성전자주식회사
CPC classification number: C23C16/40 , C23C16/45531 , H01G4/008 , H01G4/1209 , H01G4/33 , H01L27/10852 , H01L27/11507 , H01L28/55 , H01L28/91
Abstract: PURPOSE: A strontium ruthenium oxide thin film forming method and a capacitor manufacturing method thereof are provided to form the required rate of a strontium ruthenium oxide thin film by guiding the reaction between a ruthenium source with ligand and a H2O oxidizer. CONSTITUTION: A substrate is located inside a reaction chamber(S110). A strontium source is chemically adsorbed on the substrate(S120). The rest strontium source is removed by executing a first purge process(S130). A strontium oxide is formed on the substrate by providing H2O(S140). The rest oxidizer is removed by executing a second purge process(S150). The ruthenium source having the ligand of beta-diketonate series is chemically adsorbed in the strontium oxide(S160). The rest ruthenium source is removed by executing a third purge process(S170). The ruthenium oxide is formed by offering H2O(S180). The rest oxidizer is removed by executing a fourth fuzzy process(S190). The strontium ruthenium oxide thin film is formed(S200).
Abstract translation: 目的：提供一种锶氧化钌薄膜形成方法及其电容器制造方法，以通过引导钌源与配体和H 2 O氧化剂之间的反应来形成钌氧化钌薄膜的所需速率。 构成：衬底位于反应室内（S110）。 锶源被化学吸附在基底上（S120）。 通过执行第一吹扫处理来除去剩余的锶源（S130）。 通过提供H 2 O，在衬底上形成氧化锶（S140）。 通过执行第二次净化处理除去其余的氧化剂（S150）。 具有β-二酮系列配体的钌源化学吸附在氧化锶中（S160）。 通过执行第三吹扫处理来除去剩余的钌源（S170）。 通过提供H 2 O（S180）形成氧化钌。 通过执行第四个模糊过程来除去其余的氧化剂（S190）。 形成氧化锶锶薄膜（S200）。
-
公开(公告)号：KR1020080019334A
公开(公告)日：2008-03-04
申请号：KR1020060081475
申请日：2006-08-28
Applicant: 삼성전자주식회사
IPC: H01L21/04 , H01L21/20 , H01L27/108
CPC classification number: H01L21/0228 , H01L21/02205 , H01L21/324 , H01L28/40
Abstract: A method for forming a thin film and a method for manufacturing a capacitor using the same are provided to obtain an excellent dielectric layer by improving surface uniformity on a substrate. A lower electrode(102) is formed on a plurality of substrates(100) which are positioned within a chamber(10). A precursor layer is formed on the lower electrode by supplying precursor gas including hafnium and zirconium onto the substrates. A first purge process is performed to purge the inside of the chamber. A dielectric layer(120) including a zirconium oxide is formed on the lower electrode by oxidizing the precursor layer. A second purge process is performed to purge the inside of the chamber. An upper electrode(130) is formed on the dielectric layer.
Abstract translation: 提供一种形成薄膜的方法和使用其制造电容器的方法，以通过改善基板上的表面均匀性来获得优异的介电层。 在位于室（10）内的多个基板（100）上形成下电极（102）。 通过将含有铪和锆的前体气体供给到基板上，在下电极上形成前体层。 执行第一吹扫处理以吹扫室的内部。 通过氧化前体层，在下部电极上形成包含氧化锆的电介质层（120）。 执行第二吹扫处理以吹扫室的内部。 在电介质层上形成上电极（130）。
-
Patent Agency Ranking
公开(公告)号：KR100712502B1
公开(公告)日：2007-05-02
申请号：KR1020040099058
申请日：2004-11-30
Applicant: 삼성전자주식회사
IPC: H01L27/04
CPC classification number: H01L21/7687 , H01L27/10852 , H01L28/65 , H01L28/75
Abstract: 하부 전극을 형성하기 위한 습식 식각 공정시, 하부 전극의 하단에 위치하는 막들의 유실을 방지할 수 있는 MIM 캐패시터 및 그 제조방법을 개시한다. 개시된 본 발명의 MIM 캐패시터는, 제 1 도전막, 상기 제 1 도전막 상부에 형성되는 케미컬 베리어층 및 상기 케미컬 베리어층 상부에 형성되는 제 2 도전막으로 구성되는 하부 전극, 상기 하부 전극 표면에 형성되는 유전막, 및 상기 유전막 표면에 형성되는 상부 전극을 포함한다. 상기 케미컬 베리어층은 상기 제 1 및 제 2 도전막과 서로 다른 물질이며, 상기 제 1 및 제 2 도전막의 두께보다 얇은 두께를 갖는다.
케미컬 베리어층, 하부 전극, TiN, MIM-
公开(公告)号：KR100688499B1
公开(公告)日：2007-03-02
申请号：KR1020040067433
申请日：2004-08-26
Applicant: 삼성전자주식회사
IPC: H01L27/04
CPC classification number: H01L29/92 , H01L27/10852 , H01L28/40
Abstract: 유전막의 결정화로 인한 누설 전류를 방지할 수 있는 MIM 캐패시터 및 그 제조방법을 개시한다. 개시된 본 발명의 MIM 캐패시터는, 금속 물질로 된 하부 전극, 상기 하부 전극 상에 형성되는 유전막, 상기 유전막 상부에 형성되는 금속 물질로 된 상부 전극을 포함한다. 상기 유전막은 그 내부에 상기 유전막과 상이한 물질로 된 결정화 방지막을 포함한다.
결정화 방지막, ALD, 하프늄 산화막, 알루미늄 산화막, 티타늄 질화막, 누설 전류-
公开(公告)号：KR1020070004193A
公开(公告)日：2007-01-09
申请号：KR1020050059585
申请日：2005-07-04
Applicant: 삼성전자주식회사
IPC: H01L21/8242 , H01L27/108
Abstract: A film forming method and a capacitor forming method using the same are provided to sufficiently eliminate metal precursor chemically and physically absorbed on a substrate by repeatedly performing a purging and pumping process. A source gas containing a precursor is supplied onto a substrate(100) disposed in a process chamber(10) to form a precursor film(112) on the substrate. The process chamber is purged to remove the source gas from the process chamber. The process chamber is pumped out to eliminate the precursor physically absorbed on the precursor film. The purging and pumping process is repeated. Then, an oxidant is supplied onto the precursor film.
Abstract translation: 提供一种成膜方法和使用该成膜方法的电容器形成方法，以通过反复进行清洗和泵送过程来充分消除化学和物理上吸收在基板上的金属前体。 将含有前体的源气体供给到设置在处理室（10）中的基板（100）上，以在基板上形成前体膜（112）。 净化处理室以从处理室中除去源气体。 泵出处理室以除去物理吸收在前体膜上的前体。 清洗和泵送过程重复。 然后，将氧化剂供给到前体膜上。
-
公开(公告)号：KR100655691B1
公开(公告)日：2006-12-08
申请号：KR1020050087496
申请日：2005-09-21
Applicant: 삼성전자주식회사
IPC: H01L27/108
Abstract: A capacitor is provided to prevent the size of a silicon germanium particle doped with p-type impurities from increasing by forming a p-type impurity-doped silicon germanium layer after a sheath layer is formed on a first upper electrode. A dielectric layer is formed on a cylindrical lower electrode, having a substantially uniform thickness. An upper electrode is formed on the dielectric layer, composed of a first upper electrode and a second upper electrode formed on the first upper electrode. The first upper electrode includes metal with a substantially uniform thickness. The second upper electrode has a stacked structure in which a silicon layer as a first sheath layer, a silicon germanium layer(134) as a second sheath layer and a p-type impurity-doped silicon germanium layer(136) as a conductive layer are sequentially stacked. The first upper electrode includes titanium nitride.
Abstract translation: 提供电容器以通过在第一上电极上形成护套层之后形成p型杂质掺杂硅锗层来防止掺杂有p型杂质的硅锗颗粒的尺寸增大。 介电层形成在具有基本均匀厚度的圆柱形下电极上。 上电极形成在介电层上，由形成在第一上电极上的第一上电极和第二上电极组成。 第一上电极包括具有基本均匀厚度的金属。 第二上部电极具有堆叠结构，其中作为第一护套层的硅层，作为第二护套层的硅锗层（134）和作为导电层的p型杂质掺杂硅锗层（136）是 顺序堆叠。 第一上电极包括氮化钛。
-
公开(公告)号：KR1020060043961A
公开(公告)日：2006-05-16
申请号：KR1020040091718
申请日：2004-11-11
Applicant: 삼성전자주식회사
IPC: H01L27/108
CPC classification number: H01L28/91 , H01L27/10817 , H01L27/10852 , H01L28/75
Abstract: 본 발명은 생산 수율을 증대 또는 극대화 할 수 있는 스토리지 커패시터 및 그의 제조방법에 관한 것으로, 그의 제조방법은, 층간 절연막에 형성된 콘택홀을 통해 노출되는 콘택 플러그 및 상기 층간 절연막 상에 식각정지막 및 주형 산화막을 소정 두께로 적층하는 단계; 상기 콘택 플러그 상부의 주형 산화막 및 식각정지막을 선택적으로 제거하여 상기 콘택 플러그가 상기 주형 산화막 및 식각정지막에 의해 선택적으로 노출되는 트렌치를 형성하는 단계; 상기 트렌치를 포함하는 상기 반도체 기판의 전면에 티타늄막 및 티타늄 질화막을 적층하는 과정에서 상기 티타늄 질화막의 형성 중 또는 후에 소정 두께를 갖는 적어도 하나 이상의 티타늄 산질화막을 형성하여 상기 콘택 플러그와 전기적으로 연결되는 스토리지 전극을 형성하고, 상기 트렌치를 포함하는 상기 반도체 기판의 전면에 희생 산화막을 형성하고, 상기 주형 산화막이 노출되도록 상기 반도체 기판을 평탄화하여 스토리지 전극의 노드를 분리하는 단계; 상기 식각 용액으로 희생 산화막 및 주형 산화막을 제거하는 단계; 및 상기 스토리지 전극 상에 각각 소정 두께의 유전막 및 플레이트 전극을 형성하는 단계를 포함하여 이루어진다.
티타늄 질화막, 티타늄 산질화막, 스토리지(storage) 전극, 플레이트 전극
-
-
-
-
-
-
-
-
-
Search Results
70
records
(took 0.028 seconds)
