기판의 금속패턴 형성방법
    11.
    发明授权
    기판의 금속패턴 형성방법 有权
    在基材上形成金属图案的方法

    公开(公告)号:KR100901017B1

    公开(公告)日:2009-06-04

    申请号:KR1020070102536

    申请日:2007-10-11

    Abstract: 본 발명에 의한 기판의 금속패턴 형성방법은, 기판의 표면에 패턴을 형성하는 패턴 형성단계; 상기 기판 표면의 거칠기를 높이는 거칠기 정도 증가 단계; 및 상기 거칠기 정도 증가 단계에 의해 거칠기가 향상된 기판의 표면에 금속재질을 도금하여 선택적인 금속패턴을 형성하는 선택적 금속패턴 형성단계를 포함한다.
    금속패턴, 기판, 거칠기, 샌드, 패턴

    전해 연마를 이용한 기판의 평탄화 방법 및 이를 포함하는 반도체 소자의 제조 방법
    12.
    发明授权
    전해 연마를 이용한 기판의 평탄화 방법 및 이를 포함하는 반도체 소자의 제조 방법 有权
    使用电抛光方法平面化基板的方法及其制造包括其的半导体器件的方法

    公开(公告)号:KR101239430B1

    公开(公告)日:2013-03-06

    申请号:KR1020110072905

    申请日:2011-07-22

    Abstract: 기판을 평탄화시키는 방법은 관통하는 홀이 형성된 기판에 씨드(seed)용 금속을 증착하여 상기 기판의 표면 및 상기 홀의 안쪽면 각각에 서로 연결된 제1 및 제2 씨드층들을 형성하는 단계, 상기 제1 씨드층을 음극에 연결한 상태로 제1 전해액에 담가 전해 도금을 실시하여 상기 제2 씨드층으로부터 상기 홀의 내부를 채우면서 성장하는 전극을 형성하는 단계, 상기 전극이 형성된 기판의 제1 씨드층을 양극에 연결한 상태로 제2 전해액에 담가 전해 연마를 실시 가능한 전기적인 연결이 분리되는 순간까지 실시하여 상기 전극 중 상기 홀의 외부로 돌출된 부분을 제거함으로써 상기 기판을 평탄화시키는 단계를 포함한다.

    전해 연마를 이용한 기판의 평탄화 방법 및 이를 포함하는 반도체 소자의 제조 방법
    13.
    发明公开
    전해 연마를 이용한 기판의 평탄화 방법 및 이를 포함하는 반도체 소자의 제조 방법 有权
    使用电抛光方法平面化基板的方法和用于制造包括其的半导体器件的方法

    公开(公告)号:KR1020130011618A

    公开(公告)日:2013-01-30

    申请号:KR1020110072905

    申请日:2011-07-22

    CPC classification number: H01L25/073 H01L21/76838 H01L23/481 H01L23/5329

    Abstract: PURPOSE: A method for planarizing a substrate using electro-polishing and a method for manufacturing semiconductor device including the same are provided to form a penetration electrode and to planarize a substrate. CONSTITUTION: The metal for a seed is deposited on a substrate having a hole. A first and a second seed layer(230, 240) respectively are connected to the surface of the substrate and the inner side of the hole. An electroplating process is performed on the first seed layer to form an electrode(220). A polishing process is performed to separate the first seed layer from the second seed layer and to remove a protruded part of the electrode. [Reference numerals] (AA) Second electrolyte

    Abstract translation: 目的:提供一种使用电抛光对基板进行平面化的方法以及包括该方法的半导体装置的制造方法,以形成贯通电极并使基板平坦化。 构成:用于种子的金属沉积在具有孔的基底上。 第一和第二种子层(230,240)分别连接到基底的表面和孔的内侧。 在第一籽晶层上进行电镀工艺以形成电极(220)。 进行抛光处理以将第一种子层与第二种子层分离并除去电极的突出部分。 (附图标记)(AA)第二电解质

    CoP 합금 박막의 제조방법 및 수직자기 기록매체
    14.
    发明公开
    CoP 합금 박막의 제조방법 및 수직자기 기록매체 有权
    合金薄膜和全磁记录介质的制造方法

    公开(公告)号:KR1020120100108A

    公开(公告)日:2012-09-12

    申请号:KR1020110018777

    申请日:2011-03-03

    CPC classification number: C25D3/562 C25D7/00

    Abstract: PURPOSE: A manufacturing method of a CoP alloy thin film and a perpendicular magnetic recording medium are provided to obtain a CoP alloy thin film with high perpendicular anisotropy and rectangularity ratio, which can be applied to a perpendicular magnetic recording medium, by employing an additive in an electroplating process. CONSTITUTION: A manufacturing method of a CoP alloy thin film comprises the steps of: dipping a substrate with a seed layer in plating solution including saccharine(C7H5NO3S) of 20-50mM and implementing electroplating for forming a CoP alloy thin film. The plating solution comprises Co(NH2SO3)2 of 0.1M, (NH4)2C6H6O7 of 0.1M, NH2CH2COOH of 0.1M, and Na2H2PO2·H2O of 0.1M.

    Abstract translation: 目的:提供CoP合金薄膜和垂直磁记录介质的制造方法,以获得具有高垂直各向异性和矩形比的CoP合金薄膜,其可以应用于垂直磁记录介质,通过使用添加剂 电镀工艺。 构成:CoP合金薄膜的制造方法包括以下步骤:将含有种子层的基材浸入包括20-50mM的糖精(C7H5NO3S)的镀液中,并实施用于形成CoP合金薄膜的电镀。 电镀液由0.1M的Co(NH2SO3)2,0.1M的(NH4)2C6H6O7,0.1M的NH2CH2COOH和0.1M的Na2H2PO2·H2O组成。

    음극전기도금과 양극산화에 의해 복합 산화물 유전체가 형성된 알루미늄 박막의 제조방법
    15.
    发明授权
    음극전기도금과 양극산화에 의해 복합 산화물 유전체가 형성된 알루미늄 박막의 제조방법 有权
    使用阴离子电沉积和阳极氧化复合氧化铝制备铝膜的制备方法

    公开(公告)号:KR101160907B1

    公开(公告)日:2012-06-29

    申请号:KR1020100016955

    申请日:2010-02-25

    Abstract: 본 발명은 음극전기도금 방법을 사용하여 알루미늄 박막 상에 고유전체층을 형성한 후, 양극산화 과정을 수행하여 알루미늄 상에 순차적으로 산화 알루미늄(Al
    2 O
    3 )층, Al-M(금속기) 산화물층 및 고유전체층을 균일한 두께로 형성할 수 있는 복합 산화물 유전체가 형성된 알루미늄 박막의 제조방법에 관한 것이다. 본 발명은 복합 산화물 유전체가 형성된 알루미늄 박막의 제조방법을 제공함으로써, 알루미늄 전해 콘덴서의 수명을 향상시키며, 정전용량, 내전압 및 신뢰성을 향상시킬 수 있을 뿐만 아니라, 자동차 분야의 전자화, 디지털 가전 분야, 반도체 공정분야 등에 사용되어 고용량 커패시터를 실현할 수 있다.

    기판의 금속패턴 형성방법
    16.
    发明公开
    기판의 금속패턴 형성방법 有权
    在基材上形成金属图案的方法

    公开(公告)号:KR1020090037101A

    公开(公告)日:2009-04-15

    申请号:KR1020070102536

    申请日:2007-10-11

    CPC classification number: H01L21/76874 G03F7/42 H01L21/0274 H05K3/422

    Abstract: A method for forming a metal pattern of a substrate is provided to directly form a pattern on a surface of a substrate without a coating process of a metal film by increasing roughness of the surface of the substrate. A predetermined pattern is formed by performing a photolithography process on a surface of a substrate(S1). The pattern is formed by a photoresist in a pattern forming step. The photoresist is made of negative AZ5214 material. The photolithography process is performed by irradiating an ultraviolet ray. A roughness of a surface of a part etched on the substrate is improved(S2). A roughness improving process is performed by a sanding process. The photoresist on the surface of the substrate is removed by performing a strip process. A selective metal pattern is formed by performing an electroless plating process(S3).

    Abstract translation: 提供了形成基板的金属图案的方法,以通过增加基板的表面的粗糙度,直接在基板的表面上形成图案,而不用金属膜的涂覆处理。 通过在基板的表面上进行光刻工序来形成规定的图案(S1)。 图案由图案形成步骤中的光致抗蚀剂形成。 光致抗蚀剂由负AZ5214材料制成。 通过照射紫外线进行光刻处理。 蚀刻在基板上的部分的表面的粗糙度得到改善(S2)。 通过砂光处理进行粗糙度改善处理。 通过进行剥离处理,去除衬底表面上的光致抗蚀剂。 通过进行化学镀处理来形成选择性金属图案(S3)。

    관통형전극의 형성방법
    17.
    发明公开
    관통형전극의 형성방법 失效
    形成通孔电极的方法

    公开(公告)号:KR1020090035963A

    公开(公告)日:2009-04-13

    申请号:KR1020070101019

    申请日:2007-10-08

    CPC classification number: H01L21/76897 H01L21/3213 H01L21/76838

    Abstract: A formation method of the through hole electrode is provided to reduce the process time by growing the conductor material based on the side wall seed layer of the through hole. The through hole formation step is the step that forms one or more through holes on the substrate by using the RIE(Reactive Ion Etch) etcher etc(S1). The through hole is formed by the dry etching process. A step for forming the side wall seed layer is to form the side wall seed layer in the inner wall surface of the through hole of substrate(S2). The side wall seed layer is formed by the electroless plating process. A step for forming the coated layer is to form the coated layer including the dry film formed in the one side of substrate(S3). The coated layer is formed by the general coating progress. The though electrode is formed by filling up the conductor material including Cu etc from the side wall seed layer of the through hole to the center(S4).

    Abstract translation: 提供通孔电极的形成方法,以通过基于通孔的侧壁种子层生长导体材料来缩短处理时间。 通孔形成步骤是通过使用RIE(反应离子蚀刻)蚀刻器等在基板上形成一个或多个通孔的步骤(S1)。 通孔是通过干式蚀刻工艺形成的。 用于形成侧壁种子层的步骤是在基板的通孔的内壁表面中形成侧壁种子层(S2)。 侧壁种子层通过无电镀方法形成。 形成涂层的步骤是形成包含在基材一侧形成的干膜的涂层(S3)。 涂层通过一般的涂层进行形成。 贯通电极通过从贯通孔的侧壁种子层向中央填充包括Cu等的导体材料而形成(S4)。

    얇고 다층인 고용량 필름콘덴서용 알루미늄 전극 및 이의 제조방법
    18.
    发明授权
    얇고 다층인 고용량 필름콘덴서용 알루미늄 전극 및 이의 제조방법 有权
    具有多层薄膜结构的高容量电容器的铝电极及其制备方法

    公开(公告)号:KR101222436B1

    公开(公告)日:2013-01-15

    申请号:KR1020100068684

    申请日:2010-07-15

    Abstract: 본 발명은 알루미늄 기판을 양극산화시켜 Al
    2 O
    3 절연층을 형성하고, 이후 상기 Al
    2 O
    3 절연층 상에 알루미늄을 형성한 후 양극산화시켜 Al
    2 O
    3 절연층을 형성하는 과정을 반복하여 제조된, 얇고 다층인 고용량 필름콘덴서용 알루미늄 전극 및 이의 제조방법에 관한 것이다. 본 발명의 필름콘덴서용 알루미늄 전극의 제조방법에 따라 필름콘덴서용 알루미늄 전극을 제조하는 경우 제조 공정이 간소하여 제조 원가를 낮출 수 있으며, 고용량 및 고신뢰성을 갖는 필름콘덴서용 알루미늄 전극을 제공할 수 있다.

Patent Agency Ranking