-
公开(公告)号：KR100221502B1
公开(公告)日：1999-09-15
申请号：KR1019960061027
申请日：1996-12-02
IPC: H01L21/28
Abstract: 본 발명은 반도체 제조공정에 있어서 금속배선에서 발생하는 전자이주(elcrtro-migration: EM)현상에 의한 금속배선의 수명감소를 효과적으로 감소시킬 수 있는 방법에 관한 것이다. 본 발명에 따른 반도체 제조공정에서의 금속배선의 수명 증대방법은, 금속배선(1)의 상·하면 및 측면을 포함하는 전체면을 장벽금속(2a,2b,2c)으로 캡핑하는 과정을 포함하는 것을 특징으로 하며, 이때, 상기한 장벽금속(2a,2b,2c)의, 캡핑과정은, 웨이퍼(3) 상에 하부 장벽금속층(2a), 금속배선(1) 및 상부 장벽금속층(2b)을 증착시키는 단계와, 마스크를 사용하여 패턴을 형성하고, 상기한 웨이퍼(3)의 전체면을 장벽금속으로 증착하는 단계와, 에치백 공정을 수행하여 상기한 하부 장벽금속층(2a), 금속배선(1) 및 상부 장벽금속층(2b)의 측면에 측벽(2c)을 형성하는 단계를 포함한다. 상기한 본 발명에 따르면, 금속배선(1)의 상·하면 및 측면을 포함하는 전체면이 장벽금속(2a,2b,2c)으로 캡핑된 상태가 되어, 금속배선(1)의 측면에서 발생하는 전자이주현상은 상기한 측벽 장벽금속(2c)에 의해 효과적으로 감소됨으로써, 금속배선(1)의 수명을 대폭적으로 증대시킬 수 있게 된다.
-
公开(公告)号：KR1019990051070A
公开(公告)日：1999-07-05
申请号：KR1019970070309
申请日：1997-12-19
Applicant: 한국전자통신연구원
IPC: H01L23/50
Abstract: 본 발명은, 다중 칩 모듈 MCM-D 패키지 구조 및 그 제조 방법에 관한 것으로, 종래에는 다중칩모듈의 크기가 일정하지 않고 적용할 시스템에 따라 실장되는 베어 칩과 수동소자의 수에 따라 달라지기 때문에 표준화된 패키지가 없었다. 따라서, 본 발명은 MCM-D 기판 크기에 맞추어 제작된 세라믹 기판에 관통홀(through hole)을 뚫고 전도체 물질을 스크린하며, 세라믹기판 밑면에 상기 관통홀의 전도체 단부에 범프를 리드로서 형성하고, 베어 칩 및 수동소자가 실장된 MCM-D 기판을 세라믹기판 위에 장착시키고 본딩하여 어셈블리화 하며, 상기 MCM-D 기판을 엔캡술레이션 하여 패키지를 만들도록 한다. 이에 따라 본 발명에서는 MCM-D 모듈제작시 MCM-D기판을 세라믹기판 위에 장착하고 세라믹기판을 패키지 재료로 사용함으로써 기판크기에 영향을 받지않고 패키지할 수 있는 패키지 구조 및 그 방법을 제시한다.
-
公开(公告)号：KR100170478B1
公开(公告)日：1999-03-30
申请号：KR1019950051474
申请日：1995-12-18
Applicant: 한국전자통신연구원
Inventor： 주철원
IPC: H01L21/3205
Abstract: 본 발명은 반도체 제조공정에서 다중열처리에 의한 금속배선의 형성방법에 관한 것이다.
좀 더 구체적으로, 본 발명은 반도체 제조공정에서 증착된 금속막에 대해 다중열처리를 수행하여 금속배선이 받는 스트레스를 완화시킴으로써, 금속 배선의 수명을 연장시킬 수 있는 금속배선의 형성방법에 관한 것이다.
본 발명의 금속 선 형성방법은, 반도체 소자 제조공정에서 실리콘 기판 위에 산화막을 성장시키고 금속막을 증착시킨 후 열처리에 의해 금속 배선을 형성하는 방법에 있어서, 상기한 금속막을 1차 열처리온도(T
1 )인 420~460℃에서 1차 열처리한 후, 상기한 1차 열처리온도(T
1 )보다 낮은 열처리 온도 (T
2 ) 에서 2차 이상의 다중 열처리를 수행하는 것을 특징으로 한다.-
公开(公告)号：KR1019990016057A
公开(公告)日：1999-03-05
申请号：KR1019970038479
申请日：1997-08-12
Applicant: 한국전자통신연구원
IPC: H01L21/84
Abstract: 다중칩모듈(MCM) 중에서 세라믹 특히 그린시트를 기판 재질로 사용하는 MCM-C는 제조 과정에서 고온 열처리 소성 공정으로 인하여 기판의 휨현상이 발생한다. 이러한 현상은 그린시트의 밀도가 일정치 않거나, 열 공정시 온도 구배가 생길 때 발생하는데, 기판의 크기가 큰 경우에는 스트레스를 더 많이 받게되어 휨 발생 가능성 및 휨 정도가 더욱 크다. 이러한 문제점을 해소하기 위하여 열처리 공정인 소성 공정에서 다공성의 지지대를 사용함으로써 휨 발생을 감소시킬 수 있는 방법을 제시한다.
-
公开(公告)号：KR102211392B1
公开(公告)日：2021-02-04
申请号：KR1020160016412
申请日：2016-02-12
Applicant: 한국전자통신연구원
Abstract: 본발명은패치안테나에관한것으로, 본발명의일 실시예에따른패치안테나는, 복수의유전체층들이적층된다층기판; 상기다층기판의중심영역의외부에서, 상기복수의유전체층들사이에개재된적어도하나의금속패턴층; 상기다층기판의상부면상에배치되고, 상기중심영역내에위치하는안테나패치; 상기다층기판의하부면에배치된접지층; 상기복수의유전체층들을관통하여상기금속패턴층과상기접지층을전기적으로연결하고, 상기중심영역을에워싸는복수의연결비아패턴들; 상기다층기판의상부면상에배치되고상기중심영역외부에위치하는제1 전송선로부와, 상기다층기판의상부면상에배치되고상기중심영역내에위치하는제2 전송선로부를포함하는전송선로; 및상기다층기판의중심영역내에서상기제2 전송선로부의아래에위치하는임피던스변환기를포함할수 있다.
-
Patent Agency Ranking
公开(公告)号：KR101928814B1
公开(公告)日：2018-12-14
申请号：KR1020120047360
申请日：2012-05-04
Applicant: 한국전자통신연구원
Abstract: 본 발명은 GaN(질화갈륨)계 화합물 전력반도체 장치 및 그 제조 방법에 관한 것으로, 질화 갈륨계 화합물 전력반도체 장치는 웨이퍼 상에서 성장하여 형성된 질화 갈륨계 화합물 소자; 상기 질화 갈륨계 화합물 소자에 소스, 드레인 및 게이트를 포함하는 접촉 패드; 상기 질화 갈륨계 화합물 소자가 플립칩 본딩되는 모듈 기판; 상기 모듈 기판상에 형성되는 본딩 패드; 및 상기 접촉 패드와 상기 본딩 패드가 플립칩 본딩될 수 있도록 상기 모듈 기판의 상기 본딩 패드에 형성되는 범프를 포함하고, 범프를 기판에 전면공정(wafer level)으로 형성함으로써 공정비용이 저렴하며, 기판의 서브 소스 접촉 패드 및 서브 드레인 접촉 패드가 엑티브 영역에 형성되므로 AlGaN HEMT소자에서 발생한 열을 빠르게 방출하고, 기판에 비아홀을 형성하고 전도성 금속으로 비아 홀을 충전함으로써 AlGaN HEMT소자에서 발생한 열을 효율적으로 방출한다는 효과가 있다.
-
公开(公告)号：KR1020170115634A
公开(公告)日：2017-10-18
申请号：KR1020160042711
申请日：2016-04-07
Applicant: 한국전자통신연구원
Abstract: 반도체소자의테스트소켓은하부베이스, 및상기하부베이스의중앙부에서돌출된상부베이스를포함하는베이스; 반도체소자가인입되는개구홀, 및상기반도체소자의리드선들에접촉되는콘택패드들을구비하고, 상기상부베이스상에배치되는회로기판; 상기개구홀하부의상기상부베이스에삽입되며, 상기개구홀에인입된상기반도체소자에열을가하는히터블록; 상기히터블록및 상기상부베이스사이에배치되는내열성코팅막; 상기상부베이스의형상에대응하는요부를구비하는커버; 및상기커버의요부에안착되고, 상기회로기판에마주하는콘택시트를포함한다.
Abstract translation: 一种半导体器件的测试插座包括：基座，包括下基座和从下基座的中央部分突出的上基座; 开口孔，半导体元件通过该开口孔被拉动，并且接触垫接触半导体元件的引线，电路板设置在上基座上; 加热器块插入开口孔下方的上部基座中，并将热量施加到被吸入开口孔中的半导体元件; 设置在加热器块和上底座之间的耐热涂膜; 具有与上底座的形状对应的凹部的罩; 还有一个接触片放在盖子的凹槽上并面向电路板。
-
公开(公告)号：KR1020170097808A
公开(公告)日：2017-08-29
申请号：KR1020160019012
申请日：2016-02-18
Applicant: 한국전자통신연구원
IPC: H01L29/772 , H01L29/51 , H01L21/225 , H01L21/027 , H01L21/768 , H01L21/20
Abstract: 질화물계트랜지스터의제조방법은기판상에소스전극, 드레인전극, 게이트전극및 전극패드를형성하는단계; 상기소스전극및 상기드레인전극중 하나와상기전극패드를노출시키는제1 개구부들을구비하는제1 포토레지스트패턴을형성하는단계; 상기제1 개구부에의해노출된전극, 상기전극패드, 및상기제1 포토레지스트패턴상에시드금속층을형성하는단계; 상기제1 개구부에의해노출된전극및 상기전극패드사이의상기시드금속층을노출시키는제2 개구부를구비하는제2 포토레지스트패턴을형성하는단계; 노출된상기시드금속층상에도금법을이용하여배선을형성하는단계; 및용매를이용하여상기제1 포토레지스트패턴및 상기제2 포토레지스트패턴을제거하며, 상기제1 및제2 포토레지스트패턴사이의시드금속층을제거하는단계를포함한다. 여기서, 상기제1 개구부는상부로갈수록폭이증가하는형상을가질수 있다.
Abstract translation: 一种制造氮化物基晶体管的方法包括：在衬底上形成源电极，漏电极，栅电极和电极焊盘; 形成具有源电极和漏电极中的一个的第一光致抗蚀剂图案以及暴露电极焊盘的第一开口; 在所述电极，所述电极焊盘和由所述第一开口暴露的所述第一光刻胶图案上形成电极金属层; 形成具有通过所述第一开口暴露的电极的第二光致抗蚀剂图案和暴露所述电极焊盘之间的所述种子金属层的第二开口; 使用电镀方法在暴露的种子金属层上形成布线; 并且使用溶剂去除第一光致抗蚀剂图案和第二光致抗蚀剂图案，并且去除第一和第二光致抗蚀剂图案之间的种子金属层。 这里，第一开口可以具有朝着顶部增加宽度的形状。
-
公开(公告)号：KR1020170089466A
公开(公告)日：2017-08-04
申请号：KR1020160009519
申请日：2016-01-26
Applicant: 한국전자통신연구원
Abstract: 본발명의실시예에따른궤환증폭기는입력단자로부터입력되는입력신호를증폭시켜출력단자로출력하는증폭회로부와, 상기입력단자와상기출력단자사이에직렬로연결된제1 고정저항과제2 고정저항을포함하는궤환회로부와, 서로다른레벨의제어신호에따라상기제1 고정저항의적용여부를결정하는신호레벨동작선택부와, 상기제어신호에따라상기제2 고정저항의적용여부를제어하는신호검출부와, 바이어스전압을생성하는바이어스회로부를포함하고, 상기제1 고정저항과상기제2 고정저항은상기제어신호에따라선택적으로적용한다.
Abstract translation: 根据本发明实施例的反馈放大器包括：放大器电路部分，用于放大从输入端子输入的输入信号并将放大的输入信号输出到输出端子;以及第一固定电阻任务2固定电阻器，串联连接在输入端子和输出端子之间 信号电平操作选择器，用于根据不同电平的控制信号确定是否施加第一固定电阻器，信号检测器，用于根据控制信号控制是否施加第二固定电阻器， 以及用于产生偏置电压的偏置电路，其中根据控制信号选择性地施加第一固定电阻器和第二固定电阻器。
-
公开(公告)号：KR101616156B1
公开(公告)日：2016-04-27
申请号：KR1020120018591
申请日：2012-02-23
Applicant: 한국전자통신연구원
IPC: H01L29/812 , H01L21/338
Abstract: 본발명은질화물전자소자및 그제조방법에관한것으로서, 상세하게는갈륨(Gallium: Ga), 알루미늄(Aluminum: Al), 인듐(Indium: In) 등의 3족원소및 질소를포함하는 3족질화물(III-Nitride) 반도체전자소자에서사용되는반절연성질화갈륨(GaN)층의재성장기술(Epitaxially Lateral Over-Growth: ELOG)을통해다양한형태의질화물집적구조를동일기판위에구현할수 있는질화물전자소자및그 제조방법에관한것이다.
-
-
-
-
-
-
-
-
-
Search Results
122
records
(took 0.024 seconds)
