公开(公告)号：DE102016110413B4

公开(公告)日：2018-05-24

申请号：DE102016110413

申请日：2016-06-06

Applicant: INFINEON TECHNOLOGIES AG

Inventor： HEINRICH ALEXANDER ,  RAKOW BERND

IPC: H01L21/60 ,  H01L23/488

Abstract: Verfahren, umfassend:Bereitstellen eines ersten (20) und eines zweiten (30) Fügepartners jeweils mit einer ersten Hauptoberfläche (22, 32), wobei mindestens ein Abschnitt der ersten Hauptoberflächen (22, 32) des ersten (20) und zweiten 30) Fügepartners jeweils eine Metallschicht umfasst;Aufbringen einer Vielzahl von Lotformteilen (40) auf der Metallschicht der ersten Hauptoberfläche (22, 32) mindestens eines des ersten (20) und zweiten (30) Fügepartners;Positionieren des ersten (20) und zweiten (30) Fügepartners, so dass die Lotformteile (40) die Metallschichten der ersten Hauptoberflächen (22, 32) des ersten (20) und zweiten (30) Fügepartners kontaktieren; undSchmelzen der Vielzahl von Lotformteilen (40) unter Druck, um einen einzelnen kontinuierlichen dünnschichtigen Flächen-Interconnect (70) auszubilden, umfassend eine Diffusionslötverbindung umfassend eine intermetallische Phase, die die Metallschichten der ersten Hauptoberflächen (22, 32) des ersten (20) und zweiten (30) Fügepartners miteinander bondet.

公开(公告)号：DE102016107792A1

公开(公告)日：2017-11-02

申请号：DE102016107792

申请日：2016-04-27

Applicant: INFINEON TECHNOLOGIES AG

Inventor： HEINRICH ALEXANDER ,  OFNER GERALD ,  GOLLER BERND ,  MEYER THORSTEN

IPC: H01L21/58 ,  H01L23/488 ,  H01L21/60 ,  H01L23/28

Abstract: Packung (100), umfassend einen Chipträger (102), einen elektronischen Chip (104) auf dem Chipträger (102), eine Klammer (106) an dem elektronischen Chip (104), ein Verkapselungsmittel (108), das den elektronischen Chip (104) mindestens teilweise verkapselt, und eine elektrisch leitfähige vertikale Verbindungsstruktur (110), die separat von der Klammer (106) bereitgestellt ist und den Chipträger (102) elektrisch mit der Klammer (106) verbindet.

公开(公告)号：DE102016110413A1

公开(公告)日：2016-12-08

申请号：DE102016110413

申请日：2016-06-06

Applicant: INFINEON TECHNOLOGIES AG

Inventor： HEINRICH ALEXANDER ,  RAKOW BERND

IPC: H01L21/60 ,  H01L23/488

Abstract: Ein Verfahren beinhaltet: Bereitstellen eines ersten und eines zweiten Fügepartners jeweils mit einer ersten Hauptoberfläche, wobei mindestens ein Abschnitt der ersten Hauptoberflächen des ersten und zweiten Fügepartners jeweils eine Metallschicht umfasst. Das Verfahren beinhaltet weiterhin: Aufbringen mehrerer Lotformteile auf der Metallschicht der ersten Hauptoberfläche mindestens eines des ersten und zweiten Fügepartners, Positionieren des ersten und zweiten Fügepartners, so dass die Lotformteile die Metallschichten der ersten Hauptoberflächen des ersten und zweiten Fügepartners kontaktieren, und Schmelzen der mehreren Lotformteile unter Druck, um einen einzelnen kontinuierlichen dünnschichtigen Flächen-Interconnect auszubilden, umfassend eine Diffusionslötverbindung, die die Metallschichten der ersten Hauptoberflächen des ersten und zweiten Fügepartners miteinander bondet.

公开(公告)号：DE102013101222B4

公开(公告)日：2014-07-10

申请号：DE102013101222

申请日：2013-02-07

Applicant: INFINEON TECHNOLOGIES AG

Inventor： NIKITIN IVAN ,  LANDAU STEFAN ,  MAHLER JOACHIM ,  HEINRICH ALEXANDER ,  WOMBACHER RALF

IPC: H01L21/58 ,  H01L21/56 ,  H01L21/60 ,  H01L23/10 ,  H01L23/28 ,  H01L23/48

Abstract: Verfahren zur Herstellung einer Halbleitervorrichtung, wobei das Verfahren umfasst; Bereitstellen von mehreren Halbleiterchips (2), wobei jeder Halbleiterchip eine erste Hauptoberfläche und eine zweite Hauptoberfläche aufweist; Anordnen der Halbleiterchips (2) auf einer Haftfolie (1), wobei die zweiten Hauptoberflächen jedes Halbleiterchips (2) der Haftfolie (1) zugewandt sind; Anordnen der Haftfolie (1) und der an der Haftfolie haftenden Halbleiterchips (2) auf einem Mehrvorrichtungsträger (3), wobei die ersten Hauptoberflächen der Halbleiterchips (2) dem Mehrvorrichtungsträger (3) zugewandt sind; Laminieren der Haftfolie (1) über den Mehrvorrichtungsträger (3), um ein Einkapselungsmaterial (10) aus der Haftfolie auszubilden, das die Halbleiterchips (2) aufnimmt; und Unterteilen des Mehrvorrichtungsträgers (3) und des Einkapselungsmaterials (10), um mindestens zwei Halbleitervorrichtungen auszubilden.

公开(公告)号：DE102013113751A1

公开(公告)日：2014-06-18

申请号：DE102013113751

申请日：2013-12-10

Applicant: INFINEON TECHNOLOGIES AG

Inventor： SCHNEEGANS MANFRED ,  WEIDGANS BERNHARD ,  MARIANI FRANCO ,  HEINRICH ALEXANDER

IPC: H01L29/06 ,  H01L21/301 ,  H01L21/308 ,  H01L23/28 ,  H01L23/488

Abstract: Ein Halbleiterbauelement enthält einen Halbleiter-Chip, der eine erste Hauptoberfläche und eine zweite Hauptoberfläche enthält. Die zweite Hauptoberfläche ist die Rückseite des Halbleiter-Chips. Die zweite Hauptoberfläche enthält ein erstes Gebiet und ein zweites Gebiet. Das zweite Gebiet ist ein Randgebiet der zweiten Hauptoberfläche, und das Niveau des ersten Gebiets unterscheidet sich vom Niveau des zweiten Gebiets. Das erste Gebiet kann mit Metall gefüllt sein und kann auf das gleiche Niveau wie das zweite Gebiet planarisiert sein.

公开(公告)号：DE102013101222A1

公开(公告)日：2013-08-08

申请号：DE102013101222

申请日：2013-02-07

Applicant: INFINEON TECHNOLOGIES AG

Inventor： NIKITIN IVAN ,  LANDAU STEFAN ,  MAHLER JOACHIM ,  HEINRICH ALEXANDER ,  WOMBACHER RALF

IPC: H01L21/58 ,  H01L21/56 ,  H01L21/60 ,  H01L23/10 ,  H01L23/28 ,  H01L23/48

Abstract: Ein Verfahren zur Herstellung einer Halbleitervorrichtung umfasst das Bereitstellen einer Transferfolie. Mehrere Halbleiterchips werden auf der Transferfolie angeordnet und an diese geklebt. Die mehreren Halbleiterchips, die an die Transferfolie geklebt sind, werden über einem Mehrvorrichtungsträger angeordnet. Wärme wird aufgebracht, um die Transferfolie über den Mehrvorrichtungsträger zu laminieren, wodurch die mehreren Halbleiterchips zwischen der laminierten Transferfolie und dem Mehrvorrichtungsträger aufgenommen werden.

公开(公告)号：DE102012100429A1

公开(公告)日：2012-08-16

申请号：DE102012100429

申请日：2012-01-19

Applicant: INFINEON TECHNOLOGIES AG

Inventor： HEINRICH ALEXANDER ,  ROESL KONRAD ,  EICHINGER OLIVER

IPC: H01L21/58 ,  H01L23/48

Abstract: Ein Verfahren beinhaltet das Bereitstellen eines Halbleiterchips mit einer ersten Hauptfläche und einer Schicht Lötmaterial, die auf die erste Hauptfläche aufgebracht ist, wobei die Schicht Lötmaterial eine Rauigkeit von mindestens 1 μm aufweist. Der Halbleiterchip wird auf einem Träger platziert, so dass die erste Hauptfläche des Halbleiterchips dem Träger zugewandt ist. Der Halbleiterchip wird mit einem Druck von mindestens 1 Newton pro mm2 des Flächeninhalts der ersten Hauptfläche auf den Träger gepresst, und dem Lötmaterial wird Wärme zugeführt.

公开(公告)号：DE102010060831A1

公开(公告)日：2011-07-21

申请号：DE102010060831

申请日：2010-11-26

Applicant: INFINEON TECHNOLOGIES AG

Inventor： HEINRICH ALEXANDER ,  JORDAN STEFFEN ,  RIEDL EDMUND ,  SCHARF THORSTEN

IPC: H01L21/58 ,  H01L23/488

Abstract: Bondmaterial (30), das ein schmelzbares Verbindungsmaterial (36) und eine Vielzahl von Heterostrukturen (40), die in dem gesamten schmelzbaren Verbindungsmaterial (36) verteilt sind, enthält, wobei die Heterostrukturen (40) mindestens ein erstes Material (42) und ein zweites Material (44) aufweisen, die in der Lage sind, bei Initiierung durch eine externe Energie eine selbstständig ablaufende exotherme Reaktion durchzuführen, um Wärme zu erzeugen, die ausreichend ist, um das schmelzbare Verbindungsmaterial (36) zu schmelzen.

公开(公告)号：DE102017217595B4

公开(公告)日：2022-04-14

申请号：DE102017217595

申请日：2017-10-04

Applicant: INFINEON TECHNOLOGIES AG

Inventor： MEYER THORSTEN ,  OFNER GERALD ,  SCHERL PETER ,  BRADL STEPHAN ,  MIETHANER STEFAN ,  HEINRICH ALEXANDER ,  THEUSS HORST

IPC: H01L21/58 ,  H01L21/50 ,  H01L21/677

Abstract: Verfahren zum Produzieren von Halbleitervorrichtungen im Gehäuse, wobei das Verfahren Folgendes umfasst:Bereitstellen einer ersten Gehäusesubstratplatte;Bereitstellen einer zweiten Gehäusesubstratplatte; undBewegen der ersten und der zweiten Gehäusesubstratplatte durch eine Fertigungsstraße, die mehrere Gehäusefertigungswerkzeuge umfasst, unter Verwendung eines Steuermechanismus,wobei Halbleitervorrichtungen im Gehäuse vom ersten Typ auf der ersten Gehäusesubstratplatte gebildet werden und Halbleitervorrichtungen im Gehäuse vom zweiten Typ auf der zweiten Gehäusesubstratplatte gebildet werden, wobei die Halbleitervorrichtungen im Gehäuse vom zweiten Typ ein anderer Gehäusetyp sind als die Halbleitervorrichtungen im Gehäuse vom ersten Typ, undwobei der Steuermechanismus sowohl die erste als auch die zweite Gehäusesubstratplatte durch die Fertigungsstraße auf nichtlineare Weise bewegt.

公开(公告)号：DE102020130638A1

公开(公告)日：2021-06-17

申请号：DE102020130638

申请日：2020-11-19

Applicant: INFINEON TECHNOLOGIES AG

Inventor： WILLE CATHARINA ,  HEINRICH ALEXANDER ,  ROTH ALEXANDER

IPC: B23K35/30 ,  B22F1/052 ,  H01L21/60 ,  H01L23/043 ,  H01L23/488

Abstract: Ein Lotmaterial wird bereitgestellt. Das Lotmaterial kann Nickel und Zinn beinhalten, wobei das Nickel einen ersten Anteil an Teilchen und einen zweiten Anteil an Teilchen beinhalten kann, wobei eine Summe des ersten Anteils an Teilchen und des zweiten Anteils an Teilchen ein Gesamtanteil des Nickels oder weniger ist, wobei der erste Anteil an Teilchen zwischen 5 At.-% und 60 At.-% des Gesamtanteils des Nickels beträgt, wobei der zweite Anteil an Teilchen zwischen 10 At.-% und 95 At.-% des Gesamtanteils des Nickels beträgt, wobei die Teilchen des ersten Anteils an Teilchen eine erste Größenverteilung aufweisen, wobei die Teilchen des zweiten Anteils an Teilchen eine zweite Größenverteilung aufweisen, wobei 30 % bis 70 % des ersten Anteils an Teilchen eine Teilchengröße aufweisen, die in einem Bereich von etwa 5 µm um eine Teilchengröße herum liegt, die die höchste Anzahl an Teilchen gemäß der ersten Größenverteilung aufweist, und wobei 30 % bis 70 % des zweiten Anteils an Teilchen eine Teilchengröße aufweisen, die in einem Bereich von etwa 5 µm um eine Teilchengröße herum liegt, die die höchste Anzahl an Teilchen gemäß der zweiten Größenverteilung aufweist.