-
公开(公告)号:WO2006114267A3
公开(公告)日:2007-04-19
申请号:PCT/EP2006003795
申请日:2006-04-25
Applicant: INFINEON TECHNOLOGIES AG , BIRZER CHRISTIAN , BOCK GERALD , ORT THOMAS , RAKOW BERND , SCHAETZLER BERNHARD , SCHOTT ALBERT , STEINER RAINER , WAIDHAS BERND , WALTER JUERGEN
Inventor: BIRZER CHRISTIAN , BOCK GERALD , ORT THOMAS , RAKOW BERND , SCHAETZLER BERNHARD , SCHOTT ALBERT , STEINER RAINER , WAIDHAS BERND , WALTER JUERGEN
IPC: H01L23/498 , H05K3/34
CPC classification number: B23K3/0623 , B23K2201/40 , H01L23/49816 , H01L23/49866 , H01L24/48 , H01L24/73 , H01L2224/0557 , H01L2224/05571 , H01L2224/05573 , H01L2224/16 , H01L2224/16225 , H01L2224/32225 , H01L2224/48227 , H01L2224/48228 , H01L2224/48465 , H01L2224/73204 , H01L2224/73265 , H01L2224/83102 , H01L2224/92125 , H01L2924/00014 , H01L2924/01029 , H01L2924/01079 , H01L2924/01327 , H01L2924/014 , H01L2924/12044 , H01L2924/14 , H01L2924/15183 , H01L2924/15311 , H01L2924/181 , H05K3/3436 , H05K3/3463 , H01L2924/00 , H01L2924/00012 , H01L2224/05599 , H01L2224/45099 , H01L2224/45015 , H01L2924/207
Abstract: An electronic component includes a substrate with outer contact areas including copper. Lead-free solder bumps are disposed on the outer contact areas of the electronic component. An electronic configuration includes an electronic component and a printed circuit board. The electronic component is mounted on the printed circuit board by lead-free solder electrical connections.
Abstract translation: 电子部件包括具有包括铜的外部接触区域的基板。 无铅焊料凸点设置在电子部件的外部接触区域上。 电子配置包括电子部件和印刷电路板。 电子元件通过无铅焊接电气连接安装在印刷电路板上。
-
公开(公告)号:DE102008061068B4
公开(公告)日:2013-08-14
申请号:DE102008061068
申请日:2008-12-08
Applicant: INFINEON TECHNOLOGIES AG
Inventor: BEMMERL THOMAS , MENDE THOMAS , RAKOW BERND
IPC: H01L23/50 , H01L21/60 , H01L23/495
Abstract: Elektronikbauelement (50; 50'; 100; 150; 250; 350; 450; 550), umfassend: einen Systemträger (54; 154; 254; 354; 454; 554), der eine erste Fläche (82) umfasst, die ein Die-Pad (58; 158; 258; 358; 458; 558) definiert, und mehrere Anschlussdrähte (60), die konfiguriert sind, mit einem an das Die-Pad (58; 158; 258; 358; 458; 558) angebrachten Chip (52; 152; 252; 352; 452; 552) zu kommunizieren, mindestens einen von dem Die-Pad (58; 158; 258; 358; 458; 558) aus verlaufenden Haltesteg (62; 162; 262; 362; 462; 562) und einen Massering (66), der um das Die-Pad (58; 158; 258; 358; 458; 558) herum angeordnet ist und integral mit dem Systemträger (54; 154; 254; 354; 454; 554) und dem Haltesteg (62; 162; 262; 362; 462; 562) ausgebildet ist; ein erstes Strukturelement (80; 180; 280; 380; 480; 580), das von der ersten Fläche (82) des Systemträgers (54; 154; 254; 354; 454; 554) getrennt ist und daran gekoppelt ist; mindestens ein elektrisches Verbindungsstück (72a), das zwischen den Chip (52; 152; 252; 352; 452; 552) und das erste Strukturelement (80; 180; 280; 380; 480; 580) gekoppelt ist; und mindestens ein elektrisches Verbindungsstück (72b), das zwischen das erste Strukturelement (80; 180; 280; 380; 480; 580) und einen der mehreren Anschlussdrähte (60) gekoppelt ist.
-
公开(公告)号:DE102008025451A1
公开(公告)日:2008-12-11
申请号:DE102008025451
申请日:2008-05-28
Applicant: INFINEON TECHNOLOGIES AG
Inventor: OTREMBA RALF , MAHLER JOACHIM , RAKOW BERND , ENGL REIMUND , FISCHER RUPERT
IPC: H01L21/58
Abstract: A semiconductor device and method is disclosed. One embodiment provides a method comprising placing a first semiconductor chip on a carrier. After placing the first semiconductor chip on the carrier, an electrically insulating layer is deposited on the carrier. A second semiconductor chip is placed on the electrically insulating layer.
-
公开(公告)号:DE102008025451B4
公开(公告)日:2011-04-21
申请号:DE102008025451
申请日:2008-05-28
Applicant: INFINEON TECHNOLOGIES AG
Inventor: OTREMBA RALF , MAHLER JOACHIM , RAKOW BERND , ENGL REIMUND , FISCHER RUPERT
-
公开(公告)号:DE102008061068A1
公开(公告)日:2009-06-25
申请号:DE102008061068
申请日:2008-12-08
Applicant: INFINEON TECHNOLOGIES AG
Inventor: BEMMERL THOMAS , MENDE THOMAS , RAKOW BERND
-
公开(公告)号:DE102005043808B4
公开(公告)日:2007-11-29
申请号:DE102005043808
申请日:2005-09-13
Applicant: INFINEON TECHNOLOGIES AG
Inventor: JEREBIC SIMON , WOERNER HOLGER , FUERGUT EDWARD , BAUER MICHAEL , ESCHER-POEPPEL IRMGARD , STROBEL PETER , RAKOW BERND
-
公开(公告)号:DE102019115369A1
公开(公告)日:2020-12-10
申请号:DE102019115369
申请日:2019-06-06
Applicant: INFINEON TECHNOLOGIES AG
Inventor: MEYER THORSTEN , PRESSEL KLAUS , ESCHER-POEPPEL IRMGARD , RAKOW BERND
Abstract: Halbleiter-Flip-Chip-Package (10), umfassend ein Substrat (11), umfassend eine erste Hauptfläche, eine zweite Hauptfläche gegenüber der ersten Hauptfläche und eine oder mehrere leitende Strukturen (11.1), die auf der ersten Hauptfläche angeordnet sind, wobei eine oder mehrere Säulen (12) auf mindestens einer der leitenden Strukturen (11) angeordnet sind, ein Halbleiterdie (13), der eine oder mehrere Kontaktpads (13.1) auf einer Hauptfläche desselben umfasst, wobei der Halbleiterdie (13) mit dem Substrat (11) verbunden ist, so dass mindestens eines der Kontaktpads (13.1) mit einer der Säulen (12) verbunden ist, und ein Verkapselungsmittel (14), das auf dem Substrat (11) und dem Halbleiterdie (13) angeordnet ist.
-
公开(公告)号:DE102016110413B4
公开(公告)日:2018-05-24
申请号:DE102016110413
申请日:2016-06-06
Applicant: INFINEON TECHNOLOGIES AG
Inventor: HEINRICH ALEXANDER , RAKOW BERND
IPC: H01L21/60 , H01L23/488
Abstract: Verfahren, umfassend:Bereitstellen eines ersten (20) und eines zweiten (30) Fügepartners jeweils mit einer ersten Hauptoberfläche (22, 32), wobei mindestens ein Abschnitt der ersten Hauptoberflächen (22, 32) des ersten (20) und zweiten 30) Fügepartners jeweils eine Metallschicht umfasst;Aufbringen einer Vielzahl von Lotformteilen (40) auf der Metallschicht der ersten Hauptoberfläche (22, 32) mindestens eines des ersten (20) und zweiten (30) Fügepartners;Positionieren des ersten (20) und zweiten (30) Fügepartners, so dass die Lotformteile (40) die Metallschichten der ersten Hauptoberflächen (22, 32) des ersten (20) und zweiten (30) Fügepartners kontaktieren; undSchmelzen der Vielzahl von Lotformteilen (40) unter Druck, um einen einzelnen kontinuierlichen dünnschichtigen Flächen-Interconnect (70) auszubilden, umfassend eine Diffusionslötverbindung umfassend eine intermetallische Phase, die die Metallschichten der ersten Hauptoberflächen (22, 32) des ersten (20) und zweiten (30) Fügepartners miteinander bondet.
-
公开(公告)号:DE102016110413A1
公开(公告)日:2016-12-08
申请号:DE102016110413
申请日:2016-06-06
Applicant: INFINEON TECHNOLOGIES AG
Inventor: HEINRICH ALEXANDER , RAKOW BERND
IPC: H01L21/60 , H01L23/488
Abstract: Ein Verfahren beinhaltet: Bereitstellen eines ersten und eines zweiten Fügepartners jeweils mit einer ersten Hauptoberfläche, wobei mindestens ein Abschnitt der ersten Hauptoberflächen des ersten und zweiten Fügepartners jeweils eine Metallschicht umfasst. Das Verfahren beinhaltet weiterhin: Aufbringen mehrerer Lotformteile auf der Metallschicht der ersten Hauptoberfläche mindestens eines des ersten und zweiten Fügepartners, Positionieren des ersten und zweiten Fügepartners, so dass die Lotformteile die Metallschichten der ersten Hauptoberflächen des ersten und zweiten Fügepartners kontaktieren, und Schmelzen der mehreren Lotformteile unter Druck, um einen einzelnen kontinuierlichen dünnschichtigen Flächen-Interconnect auszubilden, umfassend eine Diffusionslötverbindung, die die Metallschichten der ersten Hauptoberflächen des ersten und zweiten Fügepartners miteinander bondet.
-
公开(公告)号:DE112006001036T5
公开(公告)日:2008-02-28
申请号:DE112006001036
申请日:2006-04-25
Applicant: INFINEON TECHNOLOGIES AG
Inventor: BIRZER CHRISTIAN , BOCK GERALD , ORT THOMAS , RAKOW BERND , SCHAETZLER BERNHARD , SCHOTT ALBERT , STEINER RAINER , WAIDHAS BERND , WALTER JUERGEN
IPC: H01L23/498
Abstract: An electronic component includes a substrate with outer contact areas including copper. Lead-free solder bumps are disposed on the outer contact areas of the electronic component. An electronic configuration includes an electronic component and a printed circuit board. The electronic component is mounted on the printed circuit board by lead-free solder electrical connections.
-
-
-
-
-
-
-
-
-