公开(公告)号：DE112013005871T5

公开(公告)日：2015-08-20

申请号：DE112013005871

申请日：2013-12-06

Applicant: IBM

Inventor： VEERARAGHAVAN S BASKER ,  LEOBANDUNG EFFENDI ,  YAMASHITA TENKO ,  YEH CHUN-CHEN

IPC: H01L29/772 ,  H01L21/033 ,  H01L21/308

Abstract: Eine FinFET-Struktur wird durch Ausbilden einer Hartmaskenschicht auf einem Substrat ausgebildet, das eine siliciumhaltige Schicht auf einer Isolationsschicht beinhaltet. Die Hartmaskenschicht beinhaltet eine erste, eine zweite und eine dritte Schicht auf der siliciumhaltigen Schicht. Ein Array von Finnen wird aus der Hartmaskenschicht und der siliciumhaltigen Schicht ausgebildet. Ein Gate wird so ausgebildet, dass es einen Abschnitt, jedoch nicht eine gesamte Länge einer jeden des Arrays von Finnen bedeckt. Der Abschnitt bedeckt jede der Finnen in dem Array. Das Gate definiert Source-/Drain-Bereiche auf beiden Seiten des Gates. Ein Abstandselement wird auf jeder Seite des Gates ausgebildet, wobei das Ausbilden des Abstandselements dazu durchgeführt wird, die dritte Schicht von Abschnitten der Finnen in den Source-/Drain-Bereichen zu entfernen. Die zweite Schicht der Hartmaskenschicht wird von den Abschnitten der Finnen in den Source-/Drain-Bereichen entfernt, und die Finnen in den Source-/Drain-Bereichen werden zusammengeführt.

公开(公告)号：DE102012223655B4

公开(公告)日：2015-02-26

申请号：DE102012223655

申请日：2012-12-18

Applicant: IBM

Inventor： ANDO TAKASHI ,  BU HUIMING ,  DORIS BRUCE B ,  LIN CHUNG-HSUN ,  SHANG HUILING ,  YAMASHITA TENKO ,  DIVAKARUNI RAMACHANDRA

IPC: H01L21/336 ,  H01L21/265 ,  H01L21/268

Abstract: Verfahren zur Herstellung eines Feldeffekttransistors, aufweisend: Bilden einer Platzhalter-Gate-Struktur, die aus einem Stopfen besteht, auf einer Fläche eines Halbleiters; Bilden eines ersten Abstandhalters, welcher den Stopfen umgibt, wobei der erste Abstandhalter ein Opfer-Abstandhalter ist; und Durchführen einer abgewinkelten Ionenimplantation, um in Nachbarschaft zu einer äußeren Seitenwand des ersten Abstandhalters eine Dotierstoffspezies in die Fläche des Halbleiters zu implantieren, um eine Source-Erweiterungszone und eine Drain-Erweiterungszone zu bilden, wobei sich die implantierte Dotierstoffspezies in einem Ausmaß unter der äußeren Seitenwand des ersten Abstandhalters erstreckt, welches eine Funktion des Winkels der Ionenimplantation ist; und Durchführen eines Laser-Temperns, um die Implantation der Source-Erweiterung und der Drain-Erweiterung zu aktivieren.

公开(公告)号：DE112012002700T5

公开(公告)日：2014-03-20

申请号：DE112012002700

申请日：2012-05-15

Applicant: IBM

Inventor： HARAN BALASUBRAMANIAN ,  CHENG KANGGUO ,  PONOTH SHOM ,  STANDAERT THEODORUS E ,  YAMASHITA TENKO

IPC: H01L21/336 ,  H01L21/8238 ,  H01L29/78

Abstract: In einer Ausführungsform wird ein Verfahren bereitgestellt, das ein Bereitstellen einer Struktur beinhaltet, die ein Halbleitersubstrat (12) mit wenigstens einem darin befindlichen Bereich (14) einer Einheit sowie eine dotierte Halbleiterschicht beinhaltet, die sich auf einer Oberseite des Halbleitersubstrats in dem wenigstens einen Bereich der Einheit befindet. Nach dem Bereitstellen der Struktur wird ein Opfer-Gate-Bereich (28) mit einem auf Seitenwänden desselben befindlichen Abstandshalter (34) auf einer Oberseite der dotierten Halbleiterschicht gebildet. Anschließend wird ein planarisierendes dielektrisches Material (36) gebildet, und der Opfer-Gate-Bereich (28) wird entfernt, um eine Öffnung (38) zu bilden, die einen Anteil der dotierten Halbleiterschicht freilegt. Die Öffnung wird bis zu einer Oberseite des Halbleitersubstrats (20) erweitert, und anschließend wird ein Tempervorgang durchgeführt, der eine Ausdiffusion von Dotierstoffen aus verbleibenden Anteilen der dotierten Halbleiterschicht bewirkt, wobei ein Source-Bereich (40) und ein Drain-Bereich (42) in Anteilen des Halbleitersubstrats gebildet werden, die sich unter den verbleibenden Anteilen der dotierten Halbleiterschicht befinden. Dann werden ein Gate-Dielektrikum (46) mit einem hohen k und ein Metall-Gate (48) in die erweiterte Öffnung hinein gebildet.

公开(公告)号：DE112011103788T5

公开(公告)日：2013-08-22

申请号：DE112011103788

申请日：2011-12-21

Applicant: IBM

Inventor： KULKARNI PRANITA ,  YAMASHITA TENKO ,  HAENSCH WILFRIED E

IPC: H01L27/08 ,  H01L21/336 ,  H01L21/822

Abstract: Eine Struktur weist eine erste und wenigstens eine zweite Rippenstruktur auf, die gebildet werden. Jede der ersten und der wenigstens zweiten Rippenstruktur weist einen vertikal orientierten Halbleiterkörper auf. Der vertikal orientierte Halbleiterkörper besteht aus vertikalen Oberflächen. Ein dotierter Bereich in jeder der ersten und der wenigstens zweiten Rippenstruktur besteht aus einer Konzentration von Dotierstoffionen, die in dem Halbleiterkörper vorhanden ist, um einen ersten Widerstand und wenigstens einen zweiten Widerstand zu bilden, und ein Paar von zusammengeschlossenen Rippen ist auf äußeren Teilbereichen der dotierten Bereiche der ersten und der wenigstens zweiten Rippenstruktur ausgebildet. Das Paar von zusammengeschlossenen Rippen ist derart elektrisch angeschlossen, dass der erste und der wenigstens zweite Widerstand parallel elektrisch miteinander verbunden sind.

公开(公告)号：DE102012223655A1

公开(公告)日：2013-06-27

申请号：DE102012223655

申请日：2012-12-18

Applicant: IBM

Inventor： ANDO TAKASHI ,  BU HUIMING ,  DORIS BRUCE B ,  LIN CHUNG-HSUN ,  SHANG HUILING ,  YAMASHITA TENKO ,  DIVAKARUNI RAMACHANDRA

IPC: H01L21/336 ,  H01L29/78

Abstract: Ein Verfahren weist das Bilden einer Platzhalter-Gate-Struktur, welche aus einem Stopfen besteht, auf einer Fläche eines Halbleiters; das Bilden eines ersten Abstandhalters, welcher den Stopfen umgibt, wobei der erste Abstandhalter ein Opfer-Abstandhalter ist; und das Durchführen einer abgewinkelten Ionenimplantation auf, um in Nachbarschaft zu einer äußeren Seitenwand des ersten Abstandhalters eine Dotierstoffspezies in die Fläche des Halbleiters zu implantieren, um eine Source-Erweiterungszone und eine Drain-Erweiterungszone zu bilden, wobei sich die implantierte Dotierstoffspezies in einem Ausmaß unter der äußeren Seitenwand des ersten Abstandhalters erstreckt, welches eine Funktion des Winkels der Ionenimplantation ist. Das Verfahren weist ferner das Durchführen eines Laser-Temperns auf, um die Implantation der Source-Erweiterung und der Drain-Erweiterung zu aktivieren. Das Verfahren weist ferner das Bilden eines zweiten Abstandhalters, welcher den ersten Abstandhalter umgibt, das Entfernen des ersten Abstandhalters und des Stopfens, um eine Öffnung zu bilden, und das Abscheiden eines Gate-Stapels in der Öffnung auf.

公开(公告)号：DE102012220822A1

公开(公告)日：2013-06-06

申请号：DE102012220822

申请日：2012-11-15

Applicant: IBM

Inventor： STANDAERT THEODORUS EDUARDUS ,  CHENG KANGGUO ,  HARAN BALASUBRAMANIAN S ,  PONOTH SHOM ,  SEO SOON-CHEON ,  YAMASHITA TENKO

IPC: H01L21/336 ,  H01L29/78

Abstract: Es wird ein FinFET mit verbesserter Gate-Planarität und ein Herstellungsverfahren offenbart. Die Gate-Zone ist vor dem Entfernen jeglicher unerwünschter Finnen auf einer Struktur von Finnen angeordnet. Es können lithographische Techniken oder Ätztechniken oder eine Kombination von beiden angewendet werden, um die unerwünschten Finnen zu entfernen. Alle oder einige der verbleibenden Finnen können vereinigt werden.

公开(公告)号：DE112018004228B4

公开(公告)日：2021-01-21

申请号：DE112018004228

申请日：2018-10-23

Applicant: IBM

Inventor： ZHANG CHEN ,  YAMASHITA TENKO ,  YEUNG CHUN WING

IPC: H01L21/336 ,  H01L21/8234 ,  H01L29/66 ,  H01L29/78

Abstract: Verfahren für ein Bilden eines Fin-Feldeffekttransistors mit vertikalem Transport, das aufweist:Bilden einer dotierten Schicht (115) auf einem Substrat (110);Bilden eines mehrschichtigen Fins (111) auf der dotierten Schicht, wobei der mehrschichtige Fin einen unteren Trimmschichtbereich (121), einen oberen Trimmschichtbereich (141) sowie einen Fin-Kanal-Bereich (131) zwischen dem unteren Trimmschichtbereich und dem oberen Trimmschichtbereich aufweist;Entfernen eines Bereichs des unteren Trimmschichtbereichs, um eine Säule (123) der unteren Trimmschicht zu bilden;Entfernen eines Bereichs des oberen Trimmschichtbereichs, um eine Säule (143) der oberen Trimmschicht zu bilden;Bilden eines Füllmaterials (145) in einer oberen Aussparung benachbart zu der Säule der oberen Trimmschicht sowie eines Füllmaterials (125) in einer unteren Aussparung benachbart zu der Säule der unteren Trimmschicht; undEntfernen eines Bereichs des Fin-Kanal-Bereichs, um eine Fin-Kanal-Säule (133) zwischen der Säule der oberen Trimmschicht und der Säule der unteren Trimmschicht zu bilden.

公开(公告)号：DE112018004228T5

公开(公告)日：2020-05-14

申请号：DE112018004228

申请日：2018-10-23

Applicant: IBM

Inventor： ZHANG CHEN ,  YAMASHITA TENKO ,  YEUNG CHUN WING

IPC: H01L21/8234 ,  H01L29/66 ,  H01L29/78

Abstract: Es wird ein Verfahren für ein Bilden eines Fin-Feldeffekttransistors mit vertikalem Transport bereitgestellt. Das Verfahren umfasst ein Bilden einer dotierten Schicht auf einem Substrat sowie ein Bilden eines mehrschichtigen Fin auf der dotierten Schicht, wobei der mehrschichtige Fin einen unteren Trimmschichtbereich, einen oberen Trimmschichtbereich sowie einen Fin-Kanal-Bereich zwischen dem oberen und dem unteren Trimmschichtbereich aufweist. Ein Bereich des unteren Trimmschichtbereichs wird entfernt, um eine Säule der unteren Trimmschicht zu bilden, und ein Bereich des oberen Trimmschichtbereichs wird entfernt, um eine Säule der oberen Trimmschicht zu bilden. Ein Füllmaterial einer oberen Aussparung wird benachbart zu der Säule der oberen Trimmschicht gebildet, und ein Füllmaterial einer unteren Aussparung wird benachbart zu der Säule der unteren Trimmschicht gebildet. Ein Bereich des Fin-Kanal-Bereichs wird entfernt, um eine Fin-Kanal-Säule zwischen der Säule der oberen Trimmschicht und der Säule der unteren Trimmschicht zu bilden.

公开(公告)号：DE102016105520B4

公开(公告)日：2019-09-05

申请号：DE102016105520

申请日：2016-03-24

Applicant: IBM

Inventor： S BASKER VEERARAGHAVAN ,  LIU ZUOGUANG ,  YAMASHITA TENKO ,  YEH CHUN-CHEN

IPC: H01L21/336 ,  H01L21/20 ,  H01L21/8238

Abstract: Verfahren (300) für einen zweifachen epitaxialen Prozess in einer FinFET-Einheit (200), wobei das Verfahren (300) aufweist:Anordnen (305) einer ersten Abstandshalterschicht (18) auf einem Substrat (10), auf einem Dummy-Gate (14) sowie auf einer Hartmaske (16), wobei sich ein erstes Gebiet von einem Ort auf dem Dummy-Gate (14) aus in einer ersten Richtung erstreckt und sich ein zweites Gebiet von dem Ort auf dem Dummy-Gate (14) aus in einer zweiten Richtung erstreckt, wobei die erste Richtung entgegengesetzt zu der zweiten Richtung ist;Anordnen (310) einer zwischenliegenden Abstandshalterschicht (205) oben auf der ersten Abstandshalterschicht (18), wobei die zwischenliegende Abstandshalterschicht (205) einen Dotierstoff (28) beinhaltet;Öffnen (315) eines ersten Bereichs (250) auf dem Substrat (10), indem die erste Abstandshalterschicht (18) und die zwischenliegende Abstandshalterschicht (205) bei dem ersten Bereich (250) entfernt werden;Anordnen (320) einer ersten epitaxialen Schicht in dem ersten Bereich (250) auf dem Substrat (10);Entfernen (325) der zwischenliegenden Abstandshalterschicht (205) von dem ersten Gebiet;Anordnen (330) einer zweiten Abstandshalterschicht (38) auf der zwischenliegenden Abstandshalterschicht (205);Öffnen (335) eines zweiten Bereichs (260) auf dem Substrat (10), indem die erste Abstandshalterschicht (18), die zwischenliegende Abstandshalterschicht (205) sowie die zweite Abstandshalterschicht (38) an dem zweiten Bereich (260) auf dem Substrat (10) entfernt werden;Anordnen (340) einer zweiten epitaxialen Schicht in dem zweiten Bereich (260) auf dem Substrat (10), wobei sich der erste Bereich (250) und der zweite Bereich (260) auf entgegengesetzten Seiten des Dummy-Gates (14) befinden; undVergrößern (345) einer Breite der zweiten epitaxialen Schicht mittels eines Tempervorgangs, um zu bewirken, dass der Dotierstoff (28) in der zwischenliegenden Abstandshalterschicht (205) in die zweite epitaxiale Schicht hinein strömt.

公开(公告)号：DE102016205180B4

公开(公告)日：2019-08-22

申请号：DE102016205180

申请日：2016-03-30

Applicant: IBM

Inventor： FAN SU CHEN ,  KANAKASABAPATHY SIVANANDA K ,  OK INJO ,  YAMASHITA TENKO

IPC: H01L21/8234 ,  H01L21/336 ,  H01L27/088 ,  H01L27/092 ,  H01L29/78

Abstract: Verfahren zum Bilden einer Transistor-Struktur mit mehreren Schwellenspannungen, wobei das Verfahren aufweist:Bilden von wenigstens einem schmalen Kanal (205) und wenigstens einem langen Kanal (207) auf einer Finne (12), wobei das Finnen-Material auf einem Substrat (10) abgeschieden wird, wobei Abstandshalter (18) auf der Finne (12) den wenigstens einen schmalen Kanal und den wenigstens einen langen Kanal definieren, wobei eine epitaxiale Schicht (14) auf der Finne (12) gebildet wird, und wobei eine Schicht (16) aus einem Zwischenschicht-Dielektrikum auf der epitaxialen Schicht gebildet wird;Abscheiden eines dielektrischen Materials (20) mit einem hohen k in dem wenigstens einen schmalen Kanal (205) und dem wenigstens einen langen Kanal (207);Abscheiden einer Metallschicht (220) auf dem dielektrischen Material (20) mit einem hohen k in dem wenigstens einen schmalen Kanal (205) und dem wenigstens einen langen Kanal (207);Zurücksetzen einer Höhe des dielektrischen Materials (20) mit einem hohen k in dem wenigstens einen schmalen Kanal (205) nach einem Durchführen eines Schutz-Prozesses, um den wenigstens einen langen Kanal (207) zu schützen;Entfernen der Metallschicht (220) von dem wenigstens einen schmalen Kanal und dem wenigstens einen langen Kanal nach dem Zurücksetzen der Höhe des dielektrischen Materials (20) mit dem hohen k in dem wenigstens einen schmalen Kanal (205);Abscheiden eines Metalls (22) mit einer Austrittsarbeit (220) in dem wenigstens einen schmalen Kanal (205) und dem wenigstens einen langen Kanal (207);Abscheiden eines Leitungsmetalls (24) für ein Gate, um den wenigstens einen schmalen Kanal (205) und den wenigstens einen langen Kanal (207) zu füllen; undAbscheiden einer Abdeckschicht (26) auf einer Oberseite der Abstandshalter (18), der Schicht aus einem Zwischenschicht-Dielektrikum (16), des Metalls (22) mit einer Austrittsarbeit und des Leitungsmetalls (24) für das Gate.