公开(公告)号：KR1020050095261A

公开(公告)日：2005-09-29

申请号：KR1020040020521

申请日：2004-03-25

Applicant: 삼성전자주식회사

Inventor： 권두원 ,  고형호 ,  문창섭 ,  심우관 ,  박임수 ,  김유경 ,  한정남

IPC: H01L21/304

CPC classification number: H01L21/02052

Abstract: 희석 에이.피.엠 수용액(An Aqueous Solution Diluted Ammonia And Peroxide Mixture)을 이용한 반도체 장치의 제조방법들을 제공한다. 이 제조방법들은 실리콘-게르마늄의 합금막을 갖는 단결정 실리콘 기저판에 희석 에이.피.엠 수용액을 사용해서 개별 소자들의 특성을 향상시킬 수 있는 방안을 제시한다. 이를 위해서, 기저판의 주 표면 상에 적어도 일 회의 성장 공정을 통해서 합금막을 형성하고, 상기 성장 공정 후 합금막의 상면에 세정 공정을 실시한다. 이때에, 상기 세정 공정은 희석 APM(Ammonia and Peroxide Mixture) 수용액을 사용해서 실시하는데, 상기 희석 APM 수용액은 수산화 암모늄(NH
4 OH), 과수(H
2 O
2 ) 및 탈 이온수(DI-Water)의 체적 비율을 1: 0.5 ~ 20 : 300 ~ 2000 중의 선택된 비율을 사용해서 형성한다. 이를 통해서, 상기 희석 에이.피.엠 수용액을 이용한 반도체 장치는 실리콘-게르마늄의 합금막에 과도한 식각을 하지 않아서 단결정 실리콘 기저판 상부의 개별 소자들의 특성을 향상시킨다.

公开(公告)号：KR1020040013779A

公开(公告)日：2004-02-14

申请号：KR1020020046848

申请日：2002-08-08

Applicant: 삼성전자주식회사

Inventor： 심우관 ,  한용필 ,  이근택 ,  박동운 ,  김상용

IPC: H01L27/04

Abstract: PURPOSE: A capacitor bottom electrode and a forming method thereof are provided to increase the capacitance by increasing the height of the capacitor bottom electrode having the narrow width. CONSTITUTION: The first insulating layer(125) is formed on a substrate(100). An opening portion is formed by etching a predetermined region of the first insulating layer(125). A polysilicon layer is formed on a side and a bottom of the opening portion. The second insulating layer(140) is formed by burying the opening portion. The polysilicon layer is exposed by etching partially the first and the second insulating layer(125,140). The width of the exposed polysilicon layer is reduced by etching a side of the exposed polysilicon layer.

Abstract translation: 目的：提供电容器底部电极及其形成方法，以通过增加具有窄宽度的电容器底部电极的高度来增加电容。 构成：第一绝缘层（125）形成在基板（100）上。 通过蚀刻第一绝缘层（125）的预定区域形成开口部分。 在开口部分的一侧和底部形成多晶硅层。 第二绝缘层（140）通过埋入开口部而形成。 通过部分蚀刻第一和第二绝缘层（125,140）来暴露多晶硅层。 通过蚀刻暴露的多晶硅层的一侧来减小暴露的多晶硅层的宽度。

公开(公告)号：KR1020020076473A

公开(公告)日：2002-10-11

申请号：KR1020010016326

申请日：2001-03-28

Applicant: 삼성전자주식회사

Inventor： 이문희 ,  심우관 ,  고형호 ,  정종호

IPC: H01L27/108

CPC classification number: H01L28/91 ,  H01L27/10855

Abstract: PURPOSE: A method for fabricating a semiconductor device including a storage electrode of a capacitor is provided to maximize electrostatic capacitance of a capacitor by increasing a surface area of a storage electrode. CONSTITUTION: An isolation region(150) is formed on a semiconductor substrate(100). A conductive pad(410) is formed on an active region of the semiconductor substrate(100). A conductive plug is formed on the semiconductor substrate(100) by using an SAC(Self Aligned Contact) forming method. A mold is formed on an interlayer dielectric(230). A recess process is performed on a surface of the conductive plug. An electrode layer is formed on a sidewall of the mold and a recessed conductive plug(450'). A storage electrode(650) is separated by removing the electrode layer from an upper surface of the mold.

Abstract translation: 目的：提供一种用于制造包括电容器的存储电极的半导体器件的方法，以通过增加存储电极的表面积来最大化电容器的静电电容。 构成：在半导体衬底（100）上形成隔离区（150）。 导电焊盘（410）形成在半导体衬底（100）的有源区上。 通过使用SAC（自对准接触）形成方法在半导体衬底（100）上形成导电插塞。 在层间电介质（230）上形成模具。 在导电插头的表面上进行凹陷处理。 电极层形成在模具的侧壁和凹入的导电插塞（450'）上。 通过从模具的上表面去除电极层来分离存储电极（650）。

公开(公告)号：KR101887144B1

公开(公告)日：2018-08-09

申请号：KR1020120026751

申请日：2012-03-15

Applicant: 삼성전자주식회사

Inventor： 이몽섭 ,  손윤호 ,  심우관 ,  이찬민 ,  황인석

IPC: H01L27/108 ,  H01L21/8242

CPC classification number: H01L29/78 ,  H01L27/10876 ,  H01L27/10885 ,  H01L27/10888

Abstract: 반도체소자및 이를제조하는방법을제공한다. 반도체소자는, 액티브패턴들을한정하는소자분리패턴을포함하는기판, 액티브패턴들을가로지르는게이트전극, 게이트전극양측액티브패턴들에형성된제1 불순물영역및 제2 불순물영역, 게이트전극을가로지르는비트라인, 제1 불순물영역과상기비트라인을전기적으로연결하는제1 콘택및 제1 콘택의하부에배치되는제1 질화패턴을포함한다. 비트라인의연장방향과수직인방향으로절단한단면에서, 제1 콘택의폭이비트라인의폭과실질적으로동일하다.

公开(公告)号：KR1020120035701A

公开(公告)日：2012-04-16

申请号：KR1020100097388

申请日：2010-10-06

Applicant: 삼성전자주식회사

Inventor： 황희돈 ,  민지영 ,  박종철 ,  전인상 ,  심우관

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L29/7827 ,  H01L27/10876 ,  H01L27/228 ,  H01L27/2436 ,  H01L29/66666 ,  H01L45/06 ,  H01L45/1233 ,  H01L45/144 ,  H01L45/146 ,  H01L29/4236

Abstract: PURPOSE: A semiconductor device and a formation method thereof are provided to prevent an electrical short of a liner electrode and contact plugs by increasing the distance between the liner electrode and the contact plug. CONSTITUTION: A bulk electrode(135) is arranged within a trench. A liner electrode(125) is formed between the bulk electrode and the inner surface of the trench. The liner electrode includes a sidewall part. The sidewall part is arranged between sidewalls of the bulk electrode and the trench. A gate dielectric film(110) is arranged between the inner surface of the trench and the liner electrode.

Abstract translation: 目的：提供半导体器件及其形成方法，以通过增加衬垫电极和接触插塞之间的距离来防止衬里电极和接触插塞的电短路。 构成：在沟槽内布置体电极（135）。 衬垫电极（125）形成在体电极和沟槽的内表面之间。 衬垫电极包括侧壁部分。 侧壁部分布置在体电极和沟槽的侧壁之间。 栅极介电膜（110）布置在沟槽的内表面和衬里电极之间。

公开(公告)号：KR1020110074105A

公开(公告)日：2011-06-30

申请号：KR1020090130973

申请日：2009-12-24

Applicant: 삼성전자주식회사

Inventor： 강대혁 ,  심우관 ,  이효산 ,  윤보언 ,  이근택

IPC: H01L27/108 ,  H01L21/8242

CPC classification number: H01L28/91 ,  H01L21/31116 ,  H01L27/10855

Abstract: PURPOSE: A method of manufacturing a capacitor is provided to remove stress due to silicon nitride by forming a supporting pattern using a silicon oxide. CONSTITUTION: In a method of manufacturing a capacitor, a first mold film is formed by using a first silicon oxide on a substrate(100). A first reserved support film pattern is formed on the first mold film by using the first silicon oxide and a second silicon oxide. A second mold film is formed on the first reserved support film pattern and the first mold film by using the second silicon oxide and a third silicon oxide. An opening and the first support pattern are formed by etching the first mold film, the first reserved support film, and the second mold film. A bottom electrode(140) is formed on the opening.

Abstract translation: 目的：提供一种制造电容器的方法，以通过使用氧化硅形成支撑图案来消除由氮化硅引起的应力。 构成：在制造电容器的方法中，通过在基板（100）上使用第一氧化硅形成第一模制薄膜。 通过使用第一氧化硅和第二氧化硅在第一模具膜上形成第一保留支撑膜图案。 通过使用第二氧化硅和第三氧化硅，在第一保留支撑膜图案和第一模制膜上形成第二模具膜。 通过蚀刻第一模具膜，第一预留支撑膜和第二模制薄膜来形成开口和第一支撑图案。 底部电极（140）形成在开口上。

公开(公告)号：KR100837325B1

公开(公告)日：2008-06-11

申请号：KR1020070001514

申请日：2007-01-05

Applicant: 삼성전자주식회사 ,  부경대학교 산학협력단

Inventor： 이효산 ,  홍창기 ,  이근택 ,  한정남 ,  오정민 ,  심우관 ,  임권택 ,  황하수 ,  할디랄유바라즈 ,  정재목

IPC: H01L21/302

Abstract: 초임계 유체를 이용한 식각, 세정 및 건조 방법들 및 이를 위한 챔버 시스템을 제공한다. 이 방법은 식각 약품이 용해된 초임계 이산화탄소를 사용하여 물질막을 식각하는 단계 및 세정 약품이 용해된 초임계 이산화탄소를 사용하여 식각 부산물을 제거하는 단계를 포함한다.

公开(公告)号：KR1020080043748A

公开(公告)日：2008-05-19

申请号：KR1020080031852

申请日：2008-04-04

Applicant: 삼성전자주식회사 ,  부경대학교 산학협력단

Inventor： 이효산 ,  홍창기 ,  이근택 ,  한정남 ,  오정민 ,  심우관 ,  임권택 ,  황하수 ,  할디랄유바라즈 ,  정재목

IPC: H01L21/302

Abstract: A drying method using a supercritical fluid is provided to enhance productivity by using high reactivity of the supercritical fluid. A material layer is formed(S30). The material layer is processed by using water-soluble chemicals(S32). A wet-rinse process is performed(S33). The water-soluble chemicals are removed by using a supercritical fluid including a supercritical CO2 and a surface active agent(S34). A flushing process is performed by using the supercritical CO2(S35). The material layer is a silicon oxide layer. The process using the water-soluble chemicals includes a process for dipping the material layer into a chemical material including deionized water and fluorine melted in the deionized water.

Abstract translation: 提供使用超临界流体的干燥方法，以通过使用超临界流体的高反应性来提高生产率。 形成材料层（S30）。 通过使用水溶性化学品处理材料层（S32）。 进行湿式漂洗处理（S33）。 通过使用包括超临界CO 2和表面活性剂的超临界流体（S34）除去水溶性化学物质。 通过使用超临界CO 2进行冲洗处理（S35）。 材料层是氧化硅层。 使用水溶性化学品的方法包括将材料层浸入包括在去离子水中熔融的去离子水和氟的化学材料的方法。

公开(公告)号：KR100807220B1

公开(公告)日：2008-02-28

申请号：KR1020070010427

申请日：2007-02-01

Applicant: 삼성전자주식회사

Inventor： 심우관 ,  이몽섭 ,  차지훈 ,  홍창기 ,  이근택

IPC: H01L27/115 ,  H01L21/8247

CPC classification number: H01L21/28282 ,  H01L29/4234 ,  H01L29/513 ,  H01L29/792 ,  H01L21/3213

Abstract: A method for fabricating a non-volatile memory device is provided to decrease a width of a charge trapping layer pattern by forming impurity regions on a substrate at both sides of a channel region. A tunnel insulation layer(102), a charge trapping layer, a blocking layer and a conductive layer are sequentially formed on a substrate(100) having a channel region(100a), and then the conductive layer is patterned to form a wordline structure(124). The blocking layer and the charge trapping layer are etched by using an acid solution as an etch solution to form a blocking layer pattern(126) and charge trapping layer pattern(128). Impurity regions(130) are formed on the substrate at both sides of channel region. The blocking layer contains aluminum oxide, and the charge trapping layer contains silicon nitride.

Abstract translation: 提供一种用于制造非易失性存储器件的方法，通过在沟道区两侧的衬底上形成杂质区来减小电荷俘获层图案的宽度。 在具有沟道区（100a）的衬底（100）上依次形成隧道绝缘层（102），电荷俘获层，阻挡层和导电层，然后将导电层图案化以形成字线结构 124）。 通过使用酸溶液作为蚀刻溶液来蚀刻阻挡层和电荷捕获层，以形成阻挡层图案（126）和电荷俘获层图案（128）。 杂质区域（130）形成在通道区域两侧的基板上。 阻挡层含有氧化铝，电荷捕获层含有氮化硅。

公开(公告)号：KR100757329B1

公开(公告)日：2007-09-11

申请号：KR1020060079998

申请日：2006-08-23

Applicant: 삼성전자주식회사

Inventor： 김영옥 ,  홍창기 ,  이근택 ,  김인기 ,  심우관 ,  한정남 ,  이강윤

IPC: H01L21/304

CPC classification number: H01L21/67057 ,  H01L21/67034

Abstract: A substrate processing apparatus of a single wafer type is provided to decrease recontamination of a semiconductor substrate while the substrate is processed by using a process solution. A chamber(102) has an opened upper portion and an opened lower portion. A bottom panel(104) is detachably engaged to the opened lower portion. A solution supply unit(110) is connected to the bottom panel to supply a process solution for processing a substrate(10) into the chamber. A substrate holder(122) holds both sides of the substrate to position vertically the substrate in the chamber. The bottom panel is coupled to the lower portion of the chamber by plural coupling members(106).

Abstract translation: 提供单晶片型的基板处理装置，以通过使用处理溶液来处理基板，减少半导体基板的再污染。 室（102）具有敞开的上部和敞开的下部。 底板（104）可拆卸地接合到打开的下部。 解决方案供应单元（110）连接到底板以提供用于将基板（10）加工到室中的处理溶液。 衬底保持器（122）保持衬底的两侧以将衬底垂直定位在腔室中。 底板通过多个联接构件（106）联接到腔室的下部。