公开(公告)号：CN101060205A

公开(公告)日：2007-10-24

申请号：CN200710096593.6

申请日：2007-04-16

Applicant: NEC液晶技术株式会社

Inventor： 藤田明

IPC: H01R4/04 ,  H01R11/01 ,  H01R12/08 ,  H01R12/28 ,  H05K1/14

CPC classification number: H05K3/361 ,  G02F1/13452 ,  H05K3/28 ,  H05K3/323 ,  H05K2201/09436 ,  H05K2201/09518 ,  H05K2203/0594

Abstract: 在具有通过各向异性导电薄膜彼此连接并固定的面板和柔性板的平面显示面板中，形成在柔性板上的阻焊剂的表面端部被设置成面向形成在面板上的绝缘薄膜层的表面端部。各向异性导电薄膜中包含的在压力接合工艺过程中流出的导电粒子由于绝缘树脂层的厚度而聚集在非连接区域内。这使得基本上可以完全防止由于导电粒子的聚集而导致的短路问题。

公开(公告)号：CN1338889A

公开(公告)日：2002-03-06

申请号：CN01123040.1

申请日：1996-04-27

Applicant: 日本胜利株式会社

Inventor： 木下彻

IPC: H05K1/00 ,  H05K1/14 ,  H05K3/46

CPC classification number: H05K3/381 ,  H05K3/421 ,  H05K3/426 ,  H05K3/4661 ,  H05K2201/0158 ,  H05K2201/0195 ,  H05K2201/0209 ,  H05K2201/09509 ,  H05K2201/09518 ,  H05K2201/09827 ,  H05K2203/0773 ,  H05K2203/0796

Abstract: 本发明提供一种至少有一个内部印刷电路图形和一个外部印刷电路图形的多层印刷电路板,其中通过一绝缘层两个印刷电路图形层叠在基片上,并通过在绝缘层中形成的不通孔,将它们相互电连接。绝缘层由不溶于氧化剂的树脂和分布于树脂中的无机粉末构成,无机粉末溶于氧化剂。在用镀敷法在绝缘层表面上形成外部印刷电路图形前,用氧化剂使绝缘层表面和不通孔孔壁表面粗糙化,由此使暴露于氧化剂的无机粉末溶于其中,从而使绝缘层表面和不通孔孔壁的表面变粗糙。

公开(公告)号：CN1259009A

公开(公告)日：2000-07-05

申请号：CN99126352.9

申请日：1999-12-16

Applicant: 日本胜利株式会社

Inventor： 关保明 ,  白鸟重法 ,  铃木健二

IPC: H05K3/42 ,  H05K3/46

CPC classification number: H05K3/4673 ,  H05K3/4644 ,  H05K2201/09509 ,  H05K2201/09518 ,  H05K2203/0759 ,  H05K2203/085 ,  H05K2203/1105 ,  Y10T428/24917 ,  Y10T428/31681 ,  Y10T428/31728

Abstract: 本发明的目的是提供一种印刷电路板的制造方法,能够在把绝缘树脂良好地填充到非贯通孔中的同时,抑制绝缘树脂中的气泡发生。本发明的印刷电路板的制造方法,包括在具有非贯通孔的印刷电路板的表面上涂敷绝缘树脂,并把该绝缘树脂填充到非贯通孔中的工序,其特征在于,在涂敷了绝缘树脂之后,保持在压力范围为1.3—666hPa的低气压中,然后,使绝缘树脂固化,由此,将绝缘树脂填充到非贯通孔中。

公开(公告)号：WO2015055480A1

公开(公告)日：2015-04-23

申请号：PCT/EP2014/071560

申请日：2014-10-08

Applicant: AMS AG

Inventor： KRAFT, Jochen ,  ROHRACHER, Karl ,  TEVA, Jordi

IPC: G02B6/42 ,  G02B6/43 ,  H05K1/02 ,  H05K3/46 ,  H01L23/48

CPC classification number: G02B6/4283 ,  G02B6/12002 ,  G02B6/13 ,  G02B6/4274 ,  G02B6/428 ,  G02B6/43 ,  G02B2006/121 ,  G02B2006/12107 ,  G02B2006/12121 ,  G02B2006/12123 ,  G02B2006/12147 ,  H01L23/481 ,  H01L23/522 ,  H01L31/16 ,  H01L2224/16225 ,  H05K1/0274 ,  H05K1/115 ,  H05K1/116 ,  H05K1/181 ,  H05K3/429 ,  H05K3/4605 ,  H05K2201/0939 ,  H05K2201/09518 ,  H05K2201/09581 ,  H05K2201/10174

Abstract: The method comprises providing a semiconductor substrate (1), which has a main surface (12) and an opposite further main surface (13), arranging a contact pad (19) above the further main surface, forming a through-substrate via (4) from the main surface to the further main surface at a distance from the contact pad and, by the same method step together with the through-substrate via, forming a further through- substrate via (14) above the contact pad, arranging a hollow metal via layer (5) in the through-substrate via and, by the same method step together with the metal via layer, arranging a further metal via layer (15) in the further through- substrate via, the further metal via layer contacting the contact pad, and removing a bottom portion of the metal via layer to form an optical via laterally surrounded by the metal via layer.

Abstract translation: 该方法包括提供具有主表面（12）和相对的另外的主表面（13）的半导体衬底（1），在另一主表面上方布置接触焊盘（19），通过（4） ）从主表面到另一个主表面，距离接触焊盘一定距离，并且通过与通孔基板通孔相同的方法步骤，在接触焊盘上方通过（14）形成另外的通孔基板， 金属通孔层（5），并且通过与金属通孔层一起的相同方法步骤，在另外的通孔中经由另外的金属通孔层（15），将另外的金属通孔层 接触垫，并且去除金属通孔层的底部以形成由金属通孔层横向包围的光学通孔。

公开(公告)号：WO2014092137A1

公开(公告)日：2014-06-19

申请号：PCT/JP2013/083266

申请日：2013-12-11

Applicant: 三井金属鉱業株式会社

Inventor： 大澤　和弘 ,  松島　敏文 ,  桑子　富士夫

IPC: H05K3/46

CPC classification number: H05K3/4652 ,  H05K1/0271 ,  H05K1/0366 ,  H05K3/4602 ,  H05K2201/068 ,  H05K2201/09518

Abstract: 　従来のビルトアップ法で得られる多層プリント配線板の「反り」・「捻れ」・「寸法変化」を、低減した多層プリント配線板及びその製造方法の提供を目的とする。この目的を達成するため、コア基板の両面に２層以上のビルトアップ配線層を設けた多層プリント配線板において、当該多層プリント配線板を構成する当該コア基板は、絶縁層の厚さが１５０μｍ以下であり、骨格材入り絶縁層の両面に内層回路を備え、且つ、当該骨格材入り絶縁層のＸ－Ｙ方向線膨張率が０ｐｐｍ／℃～２０ｐｐｍ／℃であり、当該コア基板の両面に設ける第１ビルトアップ配線層及び第２ビルトアップ配線層は、銅回路層と、Ｘ－Ｙ方向線膨張率が１ｐｐｍ／℃～５０ｐｐｍ／℃の絶縁樹脂層とからなり、且つ、当該絶縁樹脂層のＸ方向線膨張率（Ｂｘ）の値とＹ方向線膨張率（Ｂｙ）の値との比が、０．９～１．１の関係を満たす多層プリント配線板等を採用する。

Abstract translation: 本发明的目的是提供一种多层印刷电路板，其减轻了通过常规堆积方法获得的印刷电路板中看到的“翘曲”，“扭曲”和“变化尺寸”的问题，并提供制造 方法。 为了达到这一目的，采用在芯基板的两侧设置两层叠层布线层的多层印刷电路板，其中，所述芯基板在骨架的两面设置有内层电路 含有绝缘材料的绝缘层，所述绝缘层的厚度为150μm以下，其中，所述含骨架材料的绝缘层的XY方向的线膨胀系数为0ppm /℃〜20ppm /℃，第一聚集布线层和 设置在芯基板的两侧的第二堆积布线层包括铜电路层和XY方向线膨胀系数为1ppm /℃〜50ppm /℃的绝缘树脂层，并且关系为 绝缘树脂层的X方向线性膨胀系数（Bx）的值和Y方向的线膨胀系数（By）的值为0.9〜1.1。

公开(公告)号：WO2008112658A1

公开(公告)日：2008-09-18

申请号：PCT/US2008/056447

申请日：2008-03-10

Applicant: SANMINA-SCI CORPORATION ,  DUDNIKOV, George

Inventor： DUDNIKOV, George

IPC: H05K1/16

CPC classification number: H05K1/162 ,  H01G4/06 ,  H01G4/30 ,  H01G4/306 ,  H05K1/0216 ,  H05K1/0231 ,  H05K1/113 ,  H05K1/18 ,  H05K3/4602 ,  H05K3/4641 ,  H05K2201/0191 ,  H05K2201/0209 ,  H05K2201/0257 ,  H05K2201/0355 ,  H05K2201/093 ,  H05K2201/09309 ,  H05K2201/09518 ,  H05K2201/09663 ,  H05K2203/162 ,  Y10T29/43 ,  Y10T29/435 ,  Y10T29/49036 ,  Y10T29/49126 ,  Y10T29/49128 ,  Y10T29/49155

Abstract: A novel method for manufacturing embedded a capacitive stack and a novel capacitive stack apparatus are provided having a capacitive core that serves as a structural substrate on which alternating thin conductive foils and nanopowder-loaded dielectric layers may be added and tested for reliability. This layering and testing allows early fault detection of the thin dielectric layers of the capacitive stack. The capacitive stack may be configured to supply multiple isolated capacitive elements that provide segregated, device-specific decoupling capacitance to one or more electrical components. The capacitive stack may serve as a core substrate on which a plurality of additional signaling layers of a multilayer circuit board may be coupled.

Abstract translation: 提供了一种用于制造嵌入式电容堆叠的新方法和一种新颖的电容堆叠装置，其具有用作结构衬底的电容性芯，其上可以添加交替的薄导电箔和纳米粉末负载的电介质层并进行可靠性测试。 这种分层和测试允许电容堆叠的薄介电层的早期故障检测。 电容堆叠可以被配置为提供多个隔离的电容元件，其向一个或多个电气元件提供隔离的，器件特定的去耦电容。 电容堆叠可以用作核心衬底，多层电路板的多个附加信号层可以耦合在其上。

公开(公告)号：WO2007005516A2

公开(公告)日：2007-01-11

申请号：PCT/US2006/025354

申请日：2006-06-28

Applicant: TERADYNE, INC. ,  BEHZIZ, Arash ,  YAGHMAI, Roya

Inventor： BEHZIZ, Arash ,  YAGHMAI, Roya

IPC: G01R31/28 ,  H05K3/46

CPC classification number: H05K1/115 ,  G01R31/2889 ,  H05K3/3421 ,  H05K3/4602 ,  H05K2201/049 ,  H05K2201/09472 ,  H05K2201/09481 ,  H05K2201/09509 ,  H05K2201/09518 ,  H05K2201/09627 ,  H05K2201/10189 ,  Y10T29/49165

Abstract: In one embodiment, a laminated printed circuit board translator is provided. In some embodiments, the translator includes a receiving board adapted to receive a pin, the receiving board includes a plated via extending through the receiving board and has a hole for receiving a pin. An interface board laminated with the receiving board has a controlled depth via extending through it to contact a conductive trace. The conductive trace extends between the receiving board and the interface board to connect the plated via of the receiving board with the controlled depth via of the interface board. The controlled depth via is configured so that it is capable of being plated through a single sided drilled opening in the interface board. Some embodiments have a pad on the interface board connected to the controlled depth via.

Abstract translation: 在一个实施例中，提供了层压印刷电路板转换器。 在一些实施例中，翻译器包括适于接收销的接收板，接收板包括延伸穿过接收板的电镀通孔，并具有用于接收销的孔。 与接收板层压的接口板具有通过其延伸的受控深度以接触导电迹线。 导电迹线在接收板和接口板之间延伸，以将接收板的电镀通孔与接口板的受控深度通孔连接。 受控深度通孔被配置成能够通过接口板中的单面钻孔而进行电镀。 一些实施例在接口板上具有连接到受控深度通孔的垫。

公开(公告)号：WO01028303A1

公开(公告)日：2001-04-19

申请号：PCT/JP2000/007106

申请日：2000-10-11

IPC: H01L23/552 ,  H01L23/66 ,  H05K1/02 ,  H05K1/11 ,  H05K3/34 ,  H05K1/18 ,  H05K3/46

CPC classification number: H05K1/0222 ,  H01L23/552 ,  H01L23/66 ,  H01L2223/6622 ,  H01L2224/05568 ,  H01L2224/05573 ,  H01L2224/16237 ,  H01L2924/00014 ,  H05K1/112 ,  H05K3/3436 ,  H05K2201/09472 ,  H05K2201/09509 ,  H05K2201/09518 ,  H05K2201/096 ,  H05K2201/09618 ,  H05K2201/09809 ,  H01L2224/05599

Abstract: Object: To provide a connection structure of a wiring board and an electronic part with no interaction with the external magnetic field and a shield wiring structure for a wiring board. Means: An equipotential double sidewall (18) made of a conductor is so provided as to surround solder masses (19, 20) at connection parts (A, B) as possible and a shield pattern (15) is formed at the upper end thereof. The height of the shield pattern (15) is greater than the central height of the solder masses (19, 20). A signal transmitted or received between an IC (2) and a wiring board (1) is thereby not influenced by the external magnetic field.

Abstract translation: 对象：提供不与外部磁场相互作用的布线板和电子部件的连接结构以及布线基板的屏蔽布线结构。 装置：由导体制成的等电位双侧壁（18）设置为尽可能在连接部分（A，B）处围绕焊料块（19,20），并且在其上端形成屏蔽图案（15） 。 屏蔽图案（15）的高度大于焊料块（19,20）的中心高度。 因此，在IC（2）和布线基板（1）之间传输或接收的信号不受外部磁场的影响。

公开(公告)号：WO2017207078A1

公开(公告)日：2017-12-07

申请号：PCT/EP2017/000477

申请日：2017-04-12

Applicant: HÄUSERMANN GMBH

Inventor： REDL, Norbert ,  FUCHS, Gernot ,  JANESCH, Rudolf

IPC: H05K3/12 ,  H05K3/40 ,  H05K1/11 ,  H05K3/00 ,  H05K3/10 ,  H05K3/24

CPC classification number: H05K3/4053 ,  H05K1/113 ,  H05K3/0035 ,  H05K3/0047 ,  H05K3/102 ,  H05K3/1233 ,  H05K3/246 ,  H05K3/4069 ,  H05K2201/0317 ,  H05K2201/0347 ,  H05K2201/09509 ,  H05K2201/09518 ,  H05K2203/0126 ,  H05K2203/0139 ,  H05K2203/1105 ,  H05K2203/1344 ,  H05K2203/1461

Abstract: Es wird ein Verfahren zur Herstellung einer Mehrlagenleiterplatte (1) mit Sacklöchern (2) zur elektrischen Anbindung von Innenlagen (4) genannt, wobei Sacklöcher (2) mit insbesondere kleinem Durchmesser hergestellt werden und die Sacklöcher ohne vorhergehende chemische bzw. elektrochemische Metallisierung mit elektrisch leitfähigem Material (9) gefüllt werden und Durchkontaktierungslöcher (3) hergestellt werden und die Durchkontaktierungslöcher (3) und die Oberflächen der Mehrlagenleiterplatte (7) in einer Galvanikanlage mit Kupfer (8) beschichtet werden. Weiter wird eine derart hergestellte Mehrlagenleiterplatte genannt und die Anwendung zur Verwendung als Träger bzw. Verdrahtungselement für Bauelemente und eine Anlage zur Durchführung des Verfahrens genannt.

Abstract translation:

一种用于生产多层印刷电路板（1）与Sackl＆OUML方法;称为手册（2）内部的层（4），其特征在于，Sackl＆OUML的电连接;谢尔生产（2）具有特别小的直径和 所述Sackl＆oUML;谢尔无需事先化学或电化学金属化用导电BEAR higem材料（9）实测值导航用途是LLT和Durchkontaktierungsl＆oUML;是制备谢尔（3）和所述Durchkontaktierungsl＆oUML;谢尔（3）和所述的多层电路板的表面BEAR表面（7 ）用铜（8）涂覆在电厂中。 进一步提及的是以这种方式制造的多层印刷电路板以及用作部件的布线元件的应用以及用于执行该方法的设备

公开(公告)号：WO2010126966A1

公开(公告)日：2010-11-04

申请号：PCT/US2010/032706

申请日：2010-04-28

Applicant: E. I. DU PONT DE NEMOURS AND COMPANY ,  GEORGIA TECH RESEARCH CORPORATION ,  CHAN, Cheong-Wo Hunter ,  DELLIS, Lynne E. ,  LIU, Fuhan ,  MCGREGOR, David Ross ,  SUNDARAM, Venkatesh ,  NAIR, Deepukumar M.

Inventor： CHAN, Cheong-Wo Hunter ,  DELLIS, Lynne E. ,  LIU, Fuhan ,  MCGREGOR, David Ross ,  SUNDARAM, Venkatesh ,  NAIR, Deepukumar M.

IPC: H05K1/16 ,  H05K3/46

CPC classification number: H05K1/162 ,  H05K3/0035 ,  H05K3/0038 ,  H05K3/108 ,  H05K3/4644 ,  H05K3/4652 ,  H05K2201/0175 ,  H05K2201/0355 ,  H05K2201/09309 ,  H05K2201/09518 ,  H05K2201/09718 ,  H05K2201/10674 ,  H05K2203/0353 ,  H05K2203/1126

Abstract: Provided are semiconductor packages comprising at least one thin-film capacitor attached to a printed wiring board core through build-up layers, wherein a first electrode of the thin-film capacitor comprises a thin nickel foil, a second electrode comprises a copper electrode, and a copper layer is formed on the nickel foil. The interconnections between the thin-film capacitor and the semiconductor device provide a low inductance path to transfer charge to and from the semiconductor device. Also provided are methods for fabricating such semiconductor packages.

Abstract translation: 提供了包括通过堆积层附着到印刷线路板芯的至少一个薄膜电容器的半导体封装，其中薄膜电容器的第一电极包括薄镍箔，第二电极包括铜电极和 在镍箔上形成铜层。 薄膜电容器和半导体器件之间的互连提供了将电荷转移到半导体器件和从半导体器件传输电荷的低电感路径。 还提供了制造这种半导体封装的方法。