Abstract:
Das Verfahren zur Herstellung von verfluchteten Durchführungen durch Substratmaterialien, bei denen die Projektion der Ein- und Ausmündungen sich nicht decken, wird einerseits durch versetztes Anlegen von Ätzfenstern auf beiden Seiten und durch entsprechend starkes Unterätzen dieser Fenster charakterisiert. Durch Anlegen von zueinander verschobenen Ätzfenstern auf beiden Seiten des Substrates und Durchätzen des Substrates durch die angelegten Fenster ergeben sich im Substrat "schräge" Durchführungen. Man kann, allein durch entsprechende Anlage der Fenster auch verzweigte Durchführungen mit mehr als einer Ausmündung herstellen.
Abstract:
Die vorliegende Erfindung schafft ein elektronisches Funktionsbauteil und ein Herstellungsverfahren für ein elektronisches Funktionsbauteil. Das elektronische Funktionsbauteil umfasst ein elektronisches Bauteil (20), das mittels eines dreidimensionalen Druckprozesses in das Funktionsbauteil eingebettet wird. Durch den dreidimensionalen Druckprozess kann dabei neben dem Umschließen des elektronischen Bauteils auch eine individuelle Anpassung der bezüglich Formgebung und mechanischen Eigenschaften des Funktionsbauteils erfolgen. Ferner werden die elektrischen Anschüsse (21) des elektronischen Bauteils in geeigneter Form an die Oberfläche (30a) des Funktionsbauteils geführt.
Abstract:
A method of implementing arbitrary structures to provide electrical interconnection and mechanical fixturing for integrated circuits is provided. According to exemplary embodiments of the invention said arbitrary structures are manufactured using three dimensional manufacturing processes employing only additive steps for all materials within the arbitrary structure. Accordingly the arbitrary structure is provided in a single step incorporating mechanical, electrical, and thermal elements as required by the design incorporating simultaneously dielectric and metallic materials. The arbitrary structures may be manufactured directly in association with the integrated circuits or separately for subsequent assembly to the integrated circuits. Arbitrary structures ranging from a fraction of to all of the structural and electrical elements required for packaging the integrated circuit(s) being provided by the arbitrary structures according to the design boundary established.
Abstract:
Processes for planarizing a substrate, for encapsulating a printed electronic feature and for forming a ramp feature. In various embodiments, the processes include the steps of: (a) applying a planarizing agent, an encapsulating agent or a ramping feature to a substrate or to an electronic feature disposed thereon, preferably through a direct write printing process, e.g., ink-jet printing, and (b) treating the applied agent under conditions effective to form a planarizing feature, an encapsulation layer or a ramping feature.
Abstract:
Processes for planarizing a substrate, for encapsulating a printed electronic feature and for forming a ramp feature. In various embodiments, the processes include the steps of: (a) applying a planarizing agent, an encapsulating agent or a ramping feature to a substrate or to an electronic feature disposed thereon, preferably through a direct write printing process, e.g., ink-jet printing, and (b) treating the applied agent under conditions effective to form a planarizing feature, an encapsulation layer or a ramping feature.
Abstract:
Methods are provide for making vertical feed through electrical connections structure in a substrate or tile. The vertical feed through (Fig. 2, 10) can be configured to make plated through holes usable for inserting and attaching connector probes ( Fig. 2, 12). Probes may be attached to the plated through holes or attachment wells to create resilient spring contacts to form a wafer probe card assembly. A twisted tube plated through hole structure (Fig. 9D, 74) is formed by supporting twisted sacrificial wire coated with the plating material in a substrate (Fig. 9D, 79), and later etching away the wires (Fig. 9A, 74).
Abstract:
According to a process for producing a thermal layout, not only massive heat sinks are provided for absorbing heat, but also an optimized number of thermoconductive strips which distribute the heat over the printed circuit board. In the collecting zones are arranged higher capacity sinks into which the heat is transmitted. The thermoconductive strips may be thermoconductors (TL) provided for that purpose and more massive than the conductive strips for the electric connections, or conductive strips for electric connections, the electroconductors (EL), may also be used for heat transfer. An optimum design interconnects the TL'S and EL's into a functional whole, a thermal management network. With a certain technique, which could be called pocket groove technique, "cooling channels" of a type may be created. Such thermoconductors may be included in the electric layout, so that a thermal layout is superimposed on the connection layout (TL/EL network). Heat distribution and transfer may thus be calculated and optimized by a computer in the same way as the electric distribution by the conductive strips, i.e. the known electric layout, which is produced by a computer-assisted process.
Abstract:
Vorrichtung (100) zum elektrischen Verbinden von Komponenten, die mindestens eine elektrisch isolierende Schichtstruktur (102), mindestens eine elektrisch leitfähige Schichtstruktur (104), die mit der mindestens einen elektrisch isolierenden Schichtstruktur (102) unter Bildung eines Schichtenstapels gestapelt und verfestigt ist, und eine Schichtstrukturen (102, 104) des Schichtenstapels zumindest teilweise durchziehende Verwerfungsstabilisierungsstruktur (106) zum Verwerfungsunterdrückenden Stabilisieren der Vorrichtung (100) aufweist.