公开(公告)号：KR1020170025859A

公开(公告)日：2017-03-08

申请号：KR1020150122922

申请日：2015-08-31

Applicant: 삼성전자주식회사

Inventor： 김경은 ,  김용관 ,  장세명 ,  최재형 ,  황유상 ,  김봉수

IPC: H01L27/108 ,  H01L21/768

CPC classification number: H01L23/4821 ,  H01L21/76264 ,  H01L21/7682 ,  H01L21/76897 ,  H01L23/5222 ,  H01L23/53295 ,  H01L27/10814 ,  H01L27/10855 ,  H01L27/10885 ,  H01L29/0649

Abstract: 기판, 상기기판상에이격배치된제1 비트라인구조체및 제2 비트라인구조체, 상기제1 비트라인구조체와제2 비트라인구조체사이를부분적으로채우는비아플러그, 상기비아플러그의상면및 상기제1 비트라인구조체의상부측벽과접하고, 상기제2 비트라인구조체의상부와이격된비아패드, 상기비아플러그와상기제1 비트라인구조체사이에배치된제1 에어스페이서및 상기비아플러그와상기제2 비트라인구조체사이에배치된제2 에어스페이서및 상기제1 비트라인구조체의상부측벽상에배치된제1 부분및 상기제1 에어스페이서를덮는제2 부분을갖는갭 캡핑스페이서를포함하고, 상기갭 캡핑스페이서의상기제1 부분의수평폭은상기갭 캡핑스페이서의상기제2 부분의수평폭보다작은반도체소자가설명된다.

Abstract translation: 半导体器件包括在衬底上彼此间隔开的第一和第二位线结构，部分地填充在第一和第二位线结构之间的通孔插头，与通孔插头的上表面接触的通孔焊盘和上部 第一位线结构的侧壁，通孔焊盘与第二位线结构的上部间隔开，填充有通孔插塞和第一位线结构之间的空气的第一腔体和填充有空气的第二腔体， 所述通孔插头和所述第二位线结构。具有位于所述第一位线结构的上侧壁上的第一部分的间隙封盖间隔件以及覆盖所述第一空气间隔件的第二部分。 第一部分的水平宽度小于第二部分的水平宽度。

公开(公告)号：KR1020170008974A

公开(公告)日：2017-01-25

申请号：KR1020150100205

申请日：2015-07-15

Applicant: 삼성전자주식회사

Inventor： 안세형 ,  박영근 ,  서종범 ,  최재형

IPC: H01L27/108 ,  H01L21/02 ,  H01L21/316

CPC classification number: H01L28/40 ,  H01L21/02148 ,  H01L21/02159 ,  H01L21/02161 ,  H01L21/02175 ,  H01L21/02178 ,  H01L21/02181 ,  H01L21/02183 ,  H01L21/02186 ,  H01L21/02189 ,  H01L21/02194 ,  H01L21/02271 ,  H01L21/0228 ,  H01L27/10852

Abstract: 반도체소자제조방법이제공된다. 반도체소자제조방법은하부금속층을형성하고, 하부금속층상에, 제1 계면산화막을형성하고, 제1 계면산화막상에금속전구체를제공하여, 금속전구체를흡착하는공정을제1 압력이하에서수행하고, 미반응금속전구체를제거하는제1 퍼지(purge) 공정을, 제1 압력보다낮은제2 압력이하에서수행하고, 흡착된금속전구체와반응하는산화가스를제공하는공정을, 제1 압력이하에서수행하고, 미반응산화가스를제거하는제2 퍼지공정을, 제2 압력이하에서수행하여유전막을형성하고, 유전막상에상부금속층을형성하는것을포함한다.

Abstract translation: 制造半导体器件的方法包括形成下金属层，在下金属层上形成界面氧化膜，在第一压力下在界面氧化膜上提供金属前体，以将金属前体吸附到界面氧化膜中，执行 在第二压力下的第一吹扫过程以除去未吸附的金属前体，第二压力低于第一压力，在第一压力下提供氧化气体以与吸附的金属前体反应，在第二压力下进行第二吹扫过程 去除未反应的氧化气体并形成电介质膜，并在电介质膜上形成上层金属层。

公开(公告)号：KR101446335B1

公开(公告)日：2014-10-02

申请号：KR1020080067220

申请日：2008-07-10

Applicant: 삼성전자주식회사

Inventor： 임한진 ,  박재영 ,  김영진 ,  남석우 ,  김봉현 ,  윤경렬 ,  최재형 ,  김범종

IPC: H01L21/8242 ,  H01L27/108

CPC classification number: H01L28/91 ,  H01L21/02189 ,  H01L21/0228 ,  H01L21/3141 ,  H01L21/31641

Abstract: 반도체 소자의 커패시터 제조방법을 제공한다. 본 발명은 반도체 기판 상에 하부 전극을 형성하는 것을 포함한다. 하부 전극 상에 후속 공정에서 하부 전극의 열화를 억제하는 전처리 공정을 수행한 후 전처리 공정이 수행된 하부 전극 상에 유전막을 형성한다. 유전막 상에 상부 전극을 형성한다. 전처리 공정 및 유전막 형성은 원자층 증착법을 이용하는 하나의 장비에서 수행하고, 유전막은 소오스 가스 및 오존 가스를 이용하여 형성한다. 상기 전처리 공정은 상기 하부 전극이 형성된 상기 반도체 기판을 포함하는 챔버에 상기 소오스 가스와, 상기 오존 가스보다 산화력이 낮은 산화제를 순차적으로 주입하여 수행한다.

公开(公告)号：KR1020140109133A

公开(公告)日：2014-09-15

申请号：KR1020130023460

申请日：2013-03-05

Applicant: 삼성전자주식회사

Inventor： 박기연 ,  최재형 ,  블라디미르우라자에브 ,  정진하

IPC: H01L21/8242 ,  H01L27/108

CPC classification number: H01L27/1085 ,  H01L21/283 ,  H01L21/311 ,  H01L21/76802 ,  H01L27/108 ,  H01L27/10852 ,  H01L28/60 ,  H01L28/92

Abstract: Provided are a semiconductor device and a method of fabricating the same. The method of fabricating the semiconductor device comprises the steps of: forming a molding film onto a semiconductor substrate; forming a storage electrode passing through the molding film; exposing a part of the storage electrode by partially etching the molding film; forming a sacrificed oxide film by oxidizing the exposed part of the storage electrode; removing the partially etched molding film and the sacrificed oxide film; forming a capacitor dielectric onto the substrate thereby the molding film and the sacrificed oxide are removed; and forming a plate electrode onto the capacitor dielectric.

Abstract translation: 提供半导体器件及其制造方法。 制造半导体器件的方法包括以下步骤：在半导体衬底上形成成型膜; 形成通过所述成型膜的储存电极; 通过部分蚀刻成型膜来暴露存储电极的一部分; 通过氧化存储电极的暴露部分形成牺牲氧化膜; 去除部分蚀刻的模制薄膜和牺牲的氧化膜; 在基板上形成电容器电介质，由此去除模制膜和牺牲的氧化物; 以及在所述电容器电介质上形成平板电极。

公开(公告)号：KR101303178B1

公开(公告)日：2013-09-09

申请号：KR1020070087728

申请日：2007-08-30

Applicant: 삼성전자주식회사

Inventor： 최재형 ,  강성호 ,  정정희 ,  이석민 ,  서종범 ,  김영민

IPC: H01L27/04 ,  H01L27/108

Abstract: 쓰루풋을 저하시키지 않으면서도 우수한 전기적 특성 및 누설 전류 특성을 갖는 캐패시터의 유전막 제조방법을 개시한다. 개시된 본 발명은, 제 1 반응 소스를 공급하는 단계, 퍼지하는 단계, 제 2 반응 소스를 공급하는 단계, 및 퍼지하는 단계로 구성되는 단위 사이클을 다수 번 반복하여 유전막을 제조하는 방법에 있어서, 상기 다수의 사이클들 중 초기 사이클 동안은 상기 제 1 반응 소스 및 제 2 반응 소스 중 적어도 하나를 제 1 시간 동안 공급하고, 상기 초기 사이클 이후부터 최종 사이클까지의 후기 사이클 동안은 제 1 반응 소스 및 제 2 반응 소스를 상기 제 1 시간보다 짧은 제 2 시간동안 공급한다. 이때, 상기 초기 사이클의 회수는 상기 후기 사이클의 회수보다 작다.
사이클, ALD, 반응 소스, 하프늄 산화막, 알루미늄 산화막

公开(公告)号：KR1020110064269A

公开(公告)日：2011-06-15

申请号：KR1020090120778

申请日：2009-12-07

Applicant: 삼성전자주식회사

Inventor： 강상열 ,  김윤수 ,  최재형 ,  임재순 ,  박민영 ,  정숙진

IPC: H01L27/108

CPC classification number: H01L28/40 ,  H01L21/02183 ,  H01L21/02189 ,  H01L21/02194 ,  H01L21/022 ,  H01L21/0228 ,  H01L21/28273 ,  H01L27/10852

Abstract: PURPOSE: A semiconductor device, a manufacturing method thereof, and a semiconductor module, an electronic circuit board, and an electronic system with the semiconductor device are provided to increase the performance and durability of the semiconductor device. CONSTITUTION: A lower non-oxide dielectric film is formed on a lower electrode(120). An oxide dielectric film(140) is formed on the lower non-oxide dielectric film. An upper non-oxide dielectric film(150) is formed on the oxide dielectric film. An upper electrode(160) is formed on the upper non-oxide dielectric film. An upper layer(170) is formed on the upper electrode.

Abstract translation: 目的：提供半导体器件及其制造方法以及半导体模块，电子电路板以及具有半导体器件的电子系统，以提高半导体器件的性能和耐久性。 构成：在下电极（120）上形成较低的非氧化物介电膜。 在下部非氧化物电介质膜上形成氧化物电介质膜（140）。 在氧化物电介质膜上形成上部非氧化物介电膜（150）。 在上部非氧化物电介质膜上形成上部电极（160）。 上层（170）形成在上电极上。

公开(公告)号：KR1020110004670A

公开(公告)日：2011-01-14

申请号：KR1020090062221

申请日：2009-07-08

Applicant: 삼성전자주식회사

Inventor： 최재형 ,  유차영 ,  이종철 ,  윤경렬 ,  임기빈 ,  최훈상 ,  오세훈 ,  조세휘

IPC: H01L27/108 ,  H01L21/8242

CPC classification number: H01L28/40 ,  H01L28/91

Abstract: PURPOSE: A semiconductor device and a method for manufacturing the same are provided to suppress leakage current and fail bits by arranging dielectric layers with different properties in a multi-layered dielectric structure. CONSTITUTION: A first electrode(110) is formed on a substrate(100). A multi-layered dielectric structure(120a) is formed on the first electrode. The multi-layered dielectric structure includes a first dielectric layer(112) and a second dielectric layer(114). A second electrode(130) is formed on the multi-layered dielectric structure. The first and second electrodes function as the lower electrode and the upper electrode of a capacitor structure(150a).

Abstract translation: 目的：提供一种半导体器件及其制造方法，以通过在多层电介质结构中布置具有不同性质的电介质层来抑制漏电流和故障位。 构成：在基板（100）上形成第一电极（110）。 在第一电极上形成多层电介质结构（120a）。 多层电介质结构包括第一电介质层（112）和第二电介质层（114）。 第二电极（130）形成在多层电介质结构上。 第一和第二电极用作电容器结构（150a）的下电极和上电极。

公开(公告)号：KR1020100092226A

公开(公告)日：2010-08-20

申请号：KR1020090011506

申请日：2009-02-12

Applicant: 삼성전자주식회사

Inventor： 최석헌 ,  홍창기 ,  최재형 ,  손윤호 ,  박민영 ,  탁용석

IPC: H01L21/28 ,  H01L21/324

CPC classification number: H01L21/76877 ,  H01L21/321 ,  H01L21/3212 ,  H01L21/7684 ,  H01L21/76883

Abstract: PURPOSE: In the oxygen atmosphere the tungsten contact plug, it processes R T A. The manufacturing method of the semiconductor device restored the tungsten plug processed R T O in the hydrogen atmosphere processes the tungsten oxides in the hydrogen atmosphere of the high temperature RTH. CONSTITUTION: The contact hole is formed in the insulating layer(120). The tungsten(V) is on the insulating layer the chemical vapor deposition. The chemical vapor deposition operates to the one-step. The tungsten is the chemical mechanical polishing and the tungsten contact plug(140) is formed. In the oxygen atmosphere, the tungsten contact plug is the rapid thermal processing.

Abstract translation: 目的：在氧气氛中，钨接触塞处理R T A.在氢气氛中，半导体器件恢复钨硅处理的R T O的制造方法在高温RTH的氢气气氛中处理钨氧化物。 构成：接触孔形成在绝缘层（120）中。 钨（V）在绝缘层上是化学气相沉积。 化学气相沉积操作为一步。 钨是化学机械抛光，形成钨接触塞（140）。 在氧气氛中，钨接触插塞是快速热处理。

公开(公告)号：KR1020100089522A

公开(公告)日：2010-08-12

申请号：KR1020090008812

申请日：2009-02-04

Applicant: 삼성전자주식회사

Inventor： 김완돈 ,  조규호 ,  김진용 ,  최재형 ,  임재순 ,  권오성 ,  김범석 ,  탁용석

IPC: H01G9/04 ,  H01G9/02 ,  H01G9/00

CPC classification number: H01G4/33 ,  H01G4/008 ,  H01G4/12 ,  H01G4/224 ,  H01L27/10852 ,  H01L28/91

Abstract: PURPOSE: A capacitor and a manufacturing method thereof are provided to prevent the increase of leak current due to the grain growth of a top electrode by forming a capping layer which restrains the grain growth of the upper electrode. CONSTITUTION: A bottom electrode(112) is formed on a substrate(100). A dielectric layer(114) is formed on the surface of the lower electrode by laminating the metal oxide. An upper electrode(116) is formed on the surface of the insulation layer by depositing the material including the metal. A capping layer(118) is formed by depositing the metal oxide to cover the upper side whole of the upper electrode.

Abstract translation: 目的：提供一种电容器及其制造方法，通过形成限制上部电极的晶粒生长的覆盖层，防止由于顶部电极的晶粒生长引起的漏电流的增加。 构成：在基板（100）上形成底部电极（112）。 通过层叠金属氧化物，在下电极的表面上形成电介质层（114）。 通过沉积包括金属的材料，在绝缘层的表面上形成上电极（116）。 通过沉积金属氧化物以覆盖上电极的上侧整体来形成覆盖层（118）。

公开(公告)号：KR1020100060323A

公开(公告)日：2010-06-07

申请号：KR1020080118887

申请日：2008-11-27

Applicant: 삼성전자주식회사

Inventor： 임현석 ,  이현석 ,  임태수 ,  박인선 ,  최재형

IPC: H01L27/115 ,  H01L21/8247

CPC classification number: H01L45/141 ,  H01L45/06 ,  H01L45/1233 ,  H01L45/126 ,  H01L45/16 ,  H01L21/28052 ,  H01L21/31051

Abstract: PURPOSE: A resistance variable memory device and a method for forming the same are provided to reduce a rest current by heating a phase change material layer effectively. CONSTITUTION: A substrate including a conductive region is provided. A first insulating layer having an opening on the substrate is formed. The conductive region(120) is formed under the opening. A reserved bottom electrode is formed on the conductive region. The bottom electrode is formed by oxidizing the top of the reserved bottom electrode(176). The phase change material layer(195) is formed on the bottom electrode.

Abstract translation: 目的：提供电阻变化存储装置及其形成方法，以有效地加热相变材料层来减少静止电流。 构成：提供包括导电区域的基板。 形成在基板上具有开口的第一绝缘层。 导电区域（120）形成在开口下方。 在导电区域上形成保留的底部电极。 底部电极通过氧化保留的底部电极（176）的顶部而形成。 在底部电极上形成相变材料层（195）。