中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

131 records (took 0.024 seconds)

    HALBLEITERANORDNUNG, VERFAHREN ZUR HERSTELLUNG EINER ANZAHL VON CHIPBAUGRUPPEN UND VERFAHREN ZUR HERSTELLUNG EINER HALBLEITERANORDNUNG
    81.
    发明专利
    HALBLEITERANORDNUNG, VERFAHREN ZUR HERSTELLUNG EINER ANZAHL VON CHIPBAUGRUPPEN UND VERFAHREN ZUR HERSTELLUNG EINER HALBLEITERANORDNUNG 未知

    公开(公告)号：DE102013216709A1

    公开(公告)日：2015-02-26

    申请号：DE102013216709

    申请日：2013-08-22

    Applicant: INFINEON TECHNOLOGIES AG

    Inventor： HOHLFELD OLAF ,  KANSCHAT PETER ,  HÖGERL JÜRGEN ,  BEER GOTTFRIED ,  FÜRGUT EDWARD

    IPC: H01L23/48 ,  H01L21/58 ,  H01L21/60

    Abstract: Ein Aspekt der Erfindung betrifft eine Halbleiteranordnung mit einer oberen Kontaktplatte (41), einer unteren Kontaktplatte (42) und einer Anzahl von Chipbaugruppen (3). Eine jede der Chipbaugruppen (3) weist einen Halbleiterchip (1) mit einem Halbleiterkörper (10) mit einer Oberseite und einer der Oberseite entgegengesetzten Unterseite auf, eine auf der Oberseite angeordnete obere Hauptelektrode (11), eine auf der Unterseite angeordnete untere Hauptelektrode (12), ein elektrisch leitendes oberes Ausgleichsplättchen (21), das auf der dem Halbleiterkörper (10) abgewandten Seite der oberen Hauptelektrode (11) angeordnet und mit dieser mittels einer oberen Verbindungsschicht (31) stoffschlüssig und elektrisch leitend verbunden ist, ein elektrisch leitendes unteres Ausgleichsplättchen (22), das auf der dem Halbleiterkörper (10) abgewandten Seite der unteren Hauptelektrode (12) angeordnet und mit dieser mittels einer unteren Verbindungsschicht (32) stoffschlüssig und elektrisch leitend verbunden ist, sowie eine dielektrische Einbettmasse (4), die den Halbleiterchip (1) seitlich umlaufend ringförmig derart umschließt, dass die dem Halbleiterkörper (10) abgewandte Seite des oberen Ausgleichsplättchens (21) und die dem Halbleiterkörper (10) abgewandte Seite des unteren Ausgleichsplättchens (22) jeweils nicht vollständig von der Einbettmasse (4) bedeckt sind. Dabei ist eine jede der Chipbaugruppen (3) derart zwischen der oberen Kontaktplatte (41) und der unteren Kontaktplatte (42) angeordnet, dass bei dieser Chipbaugruppe (3) die dem Halbleiterkörper (10) abgewandte Seite des oberen Ausgleichsplättchens (21) die obere Kontaktplatte (41) elektrisch und mechanisch kontaktiert, und dass die dem Halbleiterkörper (10) abgewandte Seite des unteren Ausgleichsplättchens (22) die untere Kontaktplatte (42) elektrisch und mechanisch kontaktiert.

    Halbleiterbauelement
    82.
    发明专利
    Halbleiterbauelement 未知

    公开(公告)号：DE102014102118A1

    公开(公告)日：2014-08-28

    申请号：DE102014102118

    申请日：2014-02-19

    Applicant: INFINEON TECHNOLOGIES AG

    Inventor： KILGER THOMAS ,  WACHTER ULRICH ,  MAIER DOMINIC ,  BEER GOTTFRIED

    IPC: H01L21/60 ,  H01L25/07

    Abstract: Diverse Halbleiterchips enthalten je eine erste Hauptfläche und eine zweite Hauptfläche gegenüber der ersten Hauptfläche. Eine erste Verkappungsschicht wird über den zweiten Hauptflächen der Halbleiterchips appliziert. Eine Elektroverdrahtungsschicht wird über den ersten Hauptflächen der ersten Halbleiterchips appliziert. Eine zweite Verkappungsschicht wird über der Elektroverdrahtungsschicht appliziert. Die Dikke der ersten Verkappungsschicht und die Dicken der ersten Halbleiterchips werden reduziert. Die Struktur kann vereinzelt werden, um mehrere Halbleiterbauelemente zu erhalten.

    Verfahren und Herstellung eines Elektronikmoduls und Elektronikmodul
    83.
    发明专利
    Verfahren und Herstellung eines Elektronikmoduls und Elektronikmodul 未知

    公开(公告)号：DE102013108967A1

    公开(公告)日：2014-02-27

    申请号：DE102013108967

    申请日：2013-08-20

    Applicant: INFINEON TECHNOLOGIES AG

    Inventor： FUERGUT EDWARD ,  ESCHER-POEPPEL IRMGARD ,  BEER GOTTFRIED

    IPC: H01L21/50 ,  H01L21/56 ,  H01L21/60 ,  H01L25/18

    Abstract: KURZDARSTELLUNG DER OFFENBARUNG Eine Anzahl von Halbleiterchips beinhaltet jeweils eine erste Hauptseite und eine der ersten Hauptseite gegenüberliegende zweite Hauptseite. Die zweite Hauptseite beinhaltet mindestens ein elektrisches Kontaktelement. Die Halbleiterchips werden auf einen Träger platziert. Eine Materialschicht wird in die Zwischenräume zwischen benachbarten Halbleiterchips eingebracht. Der Träger wird entfernt, und eine erste elektrische Kontaktschicht wird auf die ersten Hauptseiten der Halbleiterchips aufgebracht, so dass die elektrische Kontaktschicht elektrisch mit jedem der elektrischen Kontaktelemente verbunden ist.

    88.
    发明专利
    未知

    公开(公告)号：DE102009039226A1

    公开(公告)日：2010-04-15

    申请号：DE102009039226

    申请日：2009-08-28

    Applicant: INFINEON TECHNOLOGIES AG

    Inventor： PRESSEL KLAUS ,  BEER GOTTFRIED

    IPC: H01L21/50 ,  H01L21/78

    Abstract: A method of manufacturing a stacked die module includes applying a plurality of stacked die structures to a carrier. Each stacked die structure includes a first semiconductor die applied to the carrier and a second semiconductor die stacked over the first semiconductor die. The second semiconductor die has a larger lateral surface area than the first semiconductor die. A dam is applied around each of the stacked die structures, thereby forming an enclosed cavity for each of the stacked die structures. The enclosed cavity for each stacked die structure surrounds the first semiconductor die of the stacked die structure.

Patent Agency Ranking