中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

25 records (took 0.025 seconds)

    METHOD FOR DETACHING A SUBSTRATE, DEVICE FOR CARRYING OUT SUCH A METHOD AND PUMPING DEVICE FOR PUMPING ETCHING SOLUTION
    1.
    发明申请
    METHOD FOR DETACHING A SUBSTRATE, DEVICE FOR CARRYING OUT SUCH A METHOD AND PUMPING DEVICE FOR PUMPING ETCHING SOLUTION 审中-公开
    去除基板的方法，执行该方法的装置和用于泵浦沉积溶液的泵送装置

    公开(公告)号：WO2016066645A3

    公开(公告)日：2016-06-23

    申请号：PCT/EP2015074875

    申请日：2015-10-27

    Applicant: OSRAM OPTO SEMICONDUCTORS GMBH

    Inventor： SUNDGREN PETRUS ,  ENGLHARD MARCO ,  BEHRINGER MARTIN RUDOLF ,  KLEMP CHRISTOPH

    IPC: H01L21/67

    CPC classification number: H01L33/0079 ,  C23F1/20 ,  H01L21/67086 ,  H01L21/67092 ,  H01L24/95

    Abstract: The invention relates to a method for detaching a substrate (11) from a layer sequence (13), comprising the following steps: a) providing a composite (1, 2) having - a wafer (1) with the substrate (11), the layer sequence (13) and a sacrificial layer (12) arranged between the substrate (11) and the layer sequence (13); - a support (2) on a cover surface (13a) of the layer sequence (13), which faces away from the substrate (11), and - at least two separating trenches (14) which extend in the vertical direction (Z) through the layer sequence (13); b) attaching a pumping device (3) on the composite (1, 2); c) introducing the composite (1, 2) into an etching bath (4) with an etching solution (41); and subsequently d) generating a pressure gradient (5) between the separating trenches (14) and the etching solution (41) with the pumping device (3) such that the etching solution (41) flows through the separating trenches (14) in some places along the sacrificial layer (12) and is in some places in direct contact with the sacrificial layer (12); e) detaching the substrate (11).

    Abstract translation: 本发明提供了一种用于一个层序列（13）的衬底（11）的分离，包括以下步骤：a）提供一个复合物（1,2），包括： - 一个晶片（1）与基板（11） 在背离（11）远的层序列（13）的基板顶面（13a）的支撑件（2），以及 - 布置一系列的层（13）和所述基板（11）和所述层序列（13）之间的牺牲层（12）的， - 在通过该层序列（13）的垂直方向（Z）延伸的至少两个隔离沟槽（14），b）将泵送装置（3）向复合物（1，2），c）将复合材料（1，2） 在具有蚀刻溶液（41）的蚀刻槽（4）中，然后d）利用泵送装置（3）在分离槽（14）和蚀刻溶液（41）之间产生压力梯度（5），使得蚀刻溶液（41） 沿着牺牲层（12）的位置处的分离沟槽（14）流动并且处于直接接触的位置 与牺牲层（12），e）衬底（11）分离。

    Optoelektronisches Halbleiterbauelement mit einem ersten Kontaktelement, welches einen ersten und einen zweiten Abschnitt aufweist sowie Verfahren zur Herstellung des optoelektronischen Halbleiterbauelements
    6.
    发明专利
    Optoelektronisches Halbleiterbauelement mit einem ersten Kontaktelement, welches einen ersten und einen zweiten Abschnitt aufweist sowie Verfahren zur Herstellung des optoelektronischen Halbleiterbauelements 未知

    公开(公告)号：DE102018119688A1

    公开(公告)日：2020-02-20

    申请号：DE102018119688

    申请日：2018-08-14

    Applicant: OSRAM OPTO SEMICONDUCTORS GMBH

    Inventor： SCHMID WOLFGANG ,  KLEMP CHRISTOPH ,  OTTO ISABEL

    IPC: H01L33/38 ,  H01L33/14 ,  H01L33/62

    Abstract: Gemäß Ausführungsformen umfasst ein optoelektronisches Halbleiterbauelement (10) eine erste Halbleiterschicht (120) von einem ersten Leitfähigkeitstyp, eine zweite Halbleiterschicht (130) von einem zweiten Leitfähigkeitstyp, ein erstes Kontaktelement (110) zum Kontaktieren der ersten Halbleiterschicht (120), und ein zweites Kontaktelement (115) zum Kontaktieren der zweiten Halbleiterschicht (130). Die erste Halbleiterschicht (120) ist auf einer von einer ersten Hauptoberfläche (145) der zweiten Halbleiterschicht (130) abgewandten Seite angeordnet. Von dem optoelektronischen Halbleiterbauelement (10) emittierte elektromagnetische Strahlung (20) wird über die erste Hauptoberfläche (145) der zweiten Halbleiterschicht (130) ausgegeben. Das erste Kontaktelement (110) und das zweite Kontaktelement (115) sind auf jeweils einer Seite einer ersten Hauptoberfläche (144) der ersten Halbleiterschicht (120) angeordnet. Das erste Kontaktelement (110) weist einen ersten Abschnitt (110a), der sich in einer ersten Richtung erstreckt, sowie einen zweiten Abschnitt (110b) auf, der mit dem ersten Abschnitt (110a) verbunden ist und sich in einer zweiten Richtung erstreckt, die von der ersten Richtung verschieden ist.

    Strahlungsemittierender Halbleiterchip
    8.
    发明专利
    Strahlungsemittierender Halbleiterchip 未知

    公开(公告)号：DE102011114380A1

    公开(公告)日：2013-03-28

    申请号：DE102011114380

    申请日：2011-09-23

    Applicant: OSRAM OPTO SEMICONDUCTORS GMBH

    Inventor： BEHRINGER MARTIN RUDOLF ,  KLEMP CHRISTOPH ,  TAANGRING IVAR ,  HEIDBORN PETER

    IPC: H01L33/30 ,  H01L33/06 ,  H01L33/46

    Abstract: Es wird ein strahlungsemittierender Halbleiterchip (1) angegeben, der einen Halbleiterkörper mit einer Halbleiterschichtenfolge (2) aufweist, wobei – sich der Halbleiterkörper mit der Halbleiterschichtenfolge in einer vertikalen Richtung zwischen einer ersten Hauptfläche (21) und einer zweiten Hauptfläche (22) erstreckt; – die Halbleiterschichtenfolge einen zur Erzeugung von Strahlung vorgesehenen aktiven Bereich (5), einen ersten Bereich (3) eines ersten Leitungstyps und einen zweiten Bereich (4) eines vom ersten Leitungstyp verschiedenen zweiten Leitungstyps aufweist; – der erste Bereich sich in vertikaler Richtung zwischen der ersten Hauptfläche und dem aktiven Bereich erstreckt; – der zweite Bereich sich in vertikaler Richtung zwischen der zweiten Hauptfläche und dem aktiven Bereich erstreckt; – zumindest eine Schicht des aktiven Bereichs auf einem arsenidischen Verbindungshalbleitermaterial basiert; und – der erste Bereich oder der zweite Bereich bezogen auf die jeweilige Ausdehnung in vertikaler Richtung zumindest zur Hälfte auf einem phosphidischen Verbindungshalbleitermaterial basieren.

    WAFERVERBUND UND VERFAHREN ZUR HERSTELLUNG EINER VIELZAHL AN HALBLEITERCHIPS
    10.
    发明专利
    WAFERVERBUND UND VERFAHREN ZUR HERSTELLUNG EINER VIELZAHL AN HALBLEITERCHIPS 未知

    公开(公告)号：DE102021200897A1

    公开(公告)日：2022-08-04

    申请号：DE102021200897

    申请日：2021-02-01

    Applicant: OSRAM OPTO SEMICONDUCTORS GMBH

    Inventor： BAUR TERESA ,  KLEMP CHRISTOPH

    IPC: H01L33/62 ,  G01R31/26 ,  H01L21/66 ,  H01L25/075

    Abstract: Es wird ein Waferverbund (1) umfassend eine Vielzahl an Halbleiterchips (2) angegeben, wobei jeder Halbleiterchip (2) eine erste Hauptfläche (3) und eine zweite Hauptfläche (4) aufweist, die der ersten Hauptfläche (3) gegenüberliegt, und wobei auf der zweiten Hauptfläche (4) ein erster elektrischer Kontakt (5) angeordnet ist. Außerdem weist der Waferverbund (1) eine Vielzahl elektrisch leitender Pfosten (14) auf, wobei jeder erste elektrische Kontakt (5) mit einem elektrisch leitenden Pfosten (14) in direktem Kontakt steht, Schließlich umfasst der Waferverbund (1) eine elektrisch isolierende Opferschicht (12) mit Durchbrüchen (13), in denen die elektrisch leitenden Pfosten (14) angeordnet sind.Schließlich wird ein Verfahren zur Herstellung einer Vielzahl an Halbleiterchips (2) angegeben.

Patent Agency Ranking