公开(公告)号：KR1020110030295A

公开(公告)日：2011-03-23

申请号：KR1020100072304

申请日：2010-07-27

Applicant: 도쿄엘렉트론가부시키가이샤

Inventor： 나카지마시게루 ,  하세베카즈히데 ,  야에가시히데타미 ,  니시무라에이이치

IPC: H01L21/027

CPC classification number: H01L21/31144 ,  C23C16/26 ,  C23C16/34 ,  C23C16/45542 ,  H01J37/32082 ,  H01L21/02115 ,  H01L21/0217 ,  H01L21/02274 ,  H01L21/0228 ,  H01L21/0337 ,  H01L21/31122 ,  H01L21/32135 ,  H01L21/0274

Abstract: PURPOSE: A mask pattern forming method and a semiconductor device manufacturing method are provided to improve the etching process accuracy of the target etching layer by etching the target etching layer using the carbon layer having the high selectivity. CONSTITUTION: A second line part having a line width(L2) and a space width(S2) is arranged on the resist pattern(105a). The resist pattern is processed with the trimming in order to form a resist pattern(105b) consisting of the photoresist film(105). A reflection barrier layer(104) is etched with the trimmed resist pattern as the mask. A reflective barrier pattern(104a) having a line width(L3) and a space width(S3) is formed.

Abstract translation: 目的：提供掩模图案形成方法和半导体器件制造方法，以通过使用具有高选择性的碳层蚀刻目标蚀刻层来提高目标蚀刻层的蚀刻处理精度。 构成：具有线宽（L2）和空间宽度（S2）的第二线部分布置在抗蚀剂图案（105a）上。 通过修整处理抗蚀剂图案，以形成由光致抗蚀剂膜（105）组成的抗蚀剂图案（105b）。 用修剪的抗蚀剂图案作为掩模蚀刻反射阻挡层（104）。 形成具有线宽（L3）和空间宽度（S3）的反射阻挡图案（104a）。

公开(公告)号：KR100887330B1

公开(公告)日：2009-03-06

申请号：KR1020057022905

申请日：2004-05-28

Applicant: 도쿄엘렉트론가부시키가이샤

Inventor： 스가와라다쿠야 ,  다다요시히데 ,  나카무라겐지 ,  오자키시게노리 ,  나카니시도시오 ,  사사키마사루 ,  마츠야마세이지 ,  하세베가즈히데 ,  나카지마시게루 ,  후지와라도모노리

IPC: H01L21/316

CPC classification number: H01L21/02112 ,  H01L21/0234 ,  H01L21/28176 ,  H01L21/28185 ,  H01L21/28194 ,  H01L21/28202 ,  H01L21/28211 ,  H01L21/3144 ,  H01L21/31658 ,  H01L29/518 ,  H01L29/78

Abstract: MOSFET의 게이트 절연막이나 메모리 디바이스에서의 용량의 전극간 절연막에 포함되는 탄소, 아산화물(suboxide), 댕글링 본드(dangling bond) 등에 기인하는 특성 열화를 개선하여, 절연막의 특성을 향상시키는 방법을 제공한다.
절연막에 희가스를 포함하는 처리 가스에 근거하는 플라즈마 처리와 열어닐 처리를 조합한 개질 처리를 실시한다.

公开(公告)号：KR101630748B1

公开(公告)日：2016-06-15

申请号：KR1020150081222

申请日：2015-06-09

Applicant: 도쿄엘렉트론가부시키가이샤

Inventor： 가키모토아키노부 ,  엔도아츠시 ,  미야하라타카히로 ,  나카지마시게루 ,  다카기사토시 ,  이가라시카즈마사

IPC: H01L21/205 ,  H01L21/02 ,  H01L21/314

CPC classification number: C23C16/24 ,  C23C16/0272 ,  C23C16/045 ,  C23C16/45523 ,  C30B25/02 ,  C30B29/06 ,  H01L21/02167 ,  H01L21/02271 ,  H01L21/02312 ,  H01L21/67109

Abstract: (과제) 비교적저온에서도매입특성이양호하고, 또한표면러프니스의정밀도도향상하는어모퍼스상태의불순물함유의실리콘막과같은박막을형성하는것이가능한박막의형성방법을제공한다. (해결수단) 진공배기가가능하게이루어진처리용기(14) 내에서피(被)처리체(W)의표면에시드막(88)과불순물함유의실리콘막(90)을형성하는박막의형성방법에있어서, 처리용기내로아미노실란계가스와고차실란중 적어도어느한쪽의가스로이루어지는시드막용원료가스를공급하여시드막을형성하는제1 스텝과, 처리용기내로실란계가스와불순물함유가스를공급하여어모퍼스상태의상기불순물함유의실리콘막을형성하는제2 스텝을갖는다.

公开(公告)号：KR1020090051186A

公开(公告)日：2009-05-21

申请号：KR1020097004487

申请日：2008-06-06

Applicant: 도쿄엘렉트론가부시키가이샤

Inventor： 나카지마시게루 ,  하세베카즈히데 ,  초우파오화 ,  이와시타미츠아키 ,  니이노레이지

IPC: H01L21/027

CPC classification number: H01L21/3086 ,  G03F7/40 ,  H01L21/02164 ,  H01L21/02219 ,  H01L21/02274 ,  H01L21/3088 ,  H01L21/31608 ,  G03F7/0035 ,  H01L21/0273

Abstract: 여기에 개시되는 패터닝 방법은, 기판 상에 제 1 막을 형성하는 공정과, 제 1 막 상에 레지스트막을 포함하는 다층막을 형성하는 공정과, 레지스트막을 포토리소그래피에 의해 패터닝하여, 소정의 패턴을 갖는 패턴화 레지스트막을 형성하는 공정과, 유기 실리콘을 포함하는 제 1 가스와 활성화된 산소종을 포함하는 제 2 가스를 해당 기판에 교대로 공급하여, 패턴화 레지스트막 및 제 1 막의 위에, 제 1 막과 다른 산화 실리콘막을 형성하는 공정과, 패턴화 레지스트막의 측벽에 측벽 스페이서가 형성되도록 산화 실리콘막을 에칭하는 공정과, 패턴화 레지스트막을 제거하는 공정과, 측벽 스페이서를 마스크로서 이용하여, 제 1 막을 가공하는 공정을 구비한다.

公开(公告)号：KR1020040086317A

公开(公告)日：2004-10-08

申请号：KR1020047011711

申请日：2003-03-31

Applicant: 도쿄엘렉트론가부시키가이샤

Inventor： 스가와라다쿠야 ,  다다요시히데 ,  나카무라겐지 ,  오자키시게노리 ,  나카니시도시오 ,  사사키마사루 ,  마츠야마세이지 ,  하세베가즈히데 ,  나카지마시게루 ,  후지와라도모노리

IPC: H01L21/316 ,  H01L21/205

CPC classification number: H01L21/28185 ,  H01L21/28194 ,  H01L21/28202 ,  H01L21/31604 ,  H01L21/31645 ,  H01L21/31662 ,  H01L28/56 ,  H01L29/517 ,  H01L29/518

Abstract: 전자 디바이스용 기재상에 배치된 절연막의 표면에 적어도 산소 원자 함유 가스를 포함하는 처리 가스에 기초한 플라즈마를 조사하여 그 절연막과 전자 디바이스용 기재의 계면에 하지막을 형성한다. 절연막과 전자 디바이스용 기재 사이의 계면에 그 절연막의 특성을 향상시킬 수 있는 양질의 하지막을 얻을 수 있다.

公开(公告)号：KR101108613B1

公开(公告)日：2012-02-08

申请号：KR1020110051227

申请日：2011-05-30

Applicant: 도쿄엘렉트론가부시키가이샤

Inventor： 하세베카즈히데 ,  나카지마시게루 ,  오가와쥰 ,  무라카미히로키

IPC: H01L21/027 ,  H01L21/205

CPC classification number: H01L21/027 ,  C23C16/02 ,  C23C16/402 ,  C23C16/403 ,  C23C16/45536 ,  G03F7/40 ,  H01L21/02164 ,  H01L21/02178 ,  H01L21/02219 ,  H01L21/02274 ,  H01L21/0228 ,  H01L21/0274 ,  H01L21/0337 ,  H01L21/0338 ,  H01L21/31138 ,  H01L21/31144 ,  H01L21/31608 ,  H01L21/31616 ,  H01L21/32139 ,  H01L21/76816

Abstract: 패턴 유기막에 실리콘 산화막을 성막하여 미세 패턴을 형성할 때에 레지스트 패턴을 슬리밍 처리하는 공정을 삭감할 수 있어, 프로세스 비용을 저감할 수 있는 마스크 패턴의 형성 방법 및 미세 패턴의 형성 방법을 제공한다. 반도체 기판 상에 박막을 형성하는 공정(S11)과, 박막 상에 레지스트막을 형성하는 공정(S12)과, 포토리소그래피 기술을 이용하여 레지스트막을 소정의 피치를 갖는 레지스트 패턴으로 가공하는 패턴 가공 공정(S13)과, 레지스트 패턴의 형상을 가공하는 형상 가공 공정(S14)과, 소스 가스와 산소 래디컬 또는 상기 산소 함유 가스를 공급하고, 형상 가공 공정에 의해 형상이 가공된 레지스트 패턴 및 박막 상에 산화막을 성막하는 성막 공정(S15)을 구비한다. 형상 가공 공정(S14)과 성막 공정(S15)을 산화막을 성막하는 성막 장치 내에서 연속하여 행한다.

公开(公告)号：KR101079625B1

公开(公告)日：2011-11-03

申请号：KR1020090092465

申请日：2009-09-29

Applicant: 도쿄엘렉트론가부시키가이샤

Inventor： 하세베카즈히데 ,  나카지마시게루 ,  오가와쥰 ,  무라카미히로키

IPC: H01L21/027

CPC classification number: H01L21/027 ,  C23C16/02 ,  C23C16/402 ,  C23C16/403 ,  C23C16/45536 ,  G03F7/40 ,  H01L21/02164 ,  H01L21/02178 ,  H01L21/02219 ,  H01L21/02274 ,  H01L21/0228 ,  H01L21/0274 ,  H01L21/0337 ,  H01L21/0338 ,  H01L21/31138 ,  H01L21/31144 ,  H01L21/31608 ,  H01L21/31616 ,  H01L21/32139 ,  H01L21/76816

Abstract: 패턴유기막에실리콘산화막을성막하여미세패턴을형성할때에레지스트패턴을슬리밍처리하는공정을삭감할수 있어, 프로세스비용을저감할수 있는마스크패턴의형성방법및 미세패턴의형성방법을제공한다. 반도체기판상에박막을형성하는공정(S11)과, 박막상에레지스트막을형성하는공정(S12)과, 포토리소그래피기술을이용하여레지스트막을소정의피치를갖는레지스트패턴으로가공하는패턴가공공정(S13)과, 레지스트패턴의형상을가공하는형상가공공정(S14)과, 소스가스와산소래디컬또는상기산소함유가스를공급하고, 형상가공공정에의해형상이가공된레지스트패턴및 박막상에산화막을성막하는성막공정(S15)을구비한다. 형상가공공정(S14)과성막공정(S15)을산화막을성막하는성막장치내에서연속하여행한다.

公开(公告)号：KR1020110117226A

公开(公告)日：2011-10-26

申请号：KR1020117021227

申请日：2008-06-06

Applicant: 도쿄엘렉트론가부시키가이샤

Inventor： 나카지마시게루 ,  하세베카즈히데 ,  초우파오화 ,  이와시타미츠아키 ,  니이노레이지

IPC: H01L21/027

CPC classification number: G03F7/405 ,  G03F7/0035 ,  H01L21/02164 ,  H01L21/0228 ,  H01L21/0271 ,  H01L21/0337 ,  H01L21/31144 ,  H01L21/32139 ,  H01L21/0273

Abstract: 개시되는 패터닝 방법은, 기판 상에 제 1 막을 형성하는 공정과, 제 1 막 상에 제 1 레지스트막을 형성하는 공정과, 제 1 레지스트막을 포토리소그래피에 의하여 소정의 피치를 갖는 제 1 레지스트 패턴으로 가공하는 공정과, 유기 실리콘을 포함하는 제 1 가스와, 활성화된 산소종을 포함하는 제 2 가스를 해당 기판으로 교대로 공급하여, 제 1 레지스트 패턴 및 제 1 막 상에 실리콘 산화막을 형성하는 공정과, 실리콘 산화막 상에 제 2 레지스트막을 형성하는 공정과, 제 2 레지스트막을 포토리소그래피에 의하여 소정의 피치를 갖는 제 2 레지스트 패턴으로 가공하는 공정과, 제 1 레지스트 패턴 및 제 2 레지스트 패턴을 마스크로 이용하여 제 1 막을 가공하는 공정을 구비한다.

公开(公告)号：KR1020110082495A

公开(公告)日：2011-07-19

申请号：KR1020110051227

申请日：2011-05-30

Applicant: 도쿄엘렉트론가부시키가이샤

Inventor： 하세베카즈히데 ,  나카지마시게루 ,  오가와쥰 ,  무라카미히로키

IPC: H01L21/027 ,  H01L21/205

CPC classification number: H01L21/027 ,  C23C16/02 ,  C23C16/402 ,  C23C16/403 ,  C23C16/45536 ,  G03F7/40 ,  H01L21/02164 ,  H01L21/02178 ,  H01L21/02219 ,  H01L21/02274 ,  H01L21/0228 ,  H01L21/0274 ,  H01L21/0337 ,  H01L21/0338 ,  H01L21/31138 ,  H01L21/31144 ,  H01L21/31608 ,  H01L21/31616 ,  H01L21/32139 ,  H01L21/76816 ,  H01L21/2053

Abstract: PURPOSE: A fine pattern forming method and film forming device are provided to form a silicon oxidation film on a resist pattern and an organic film, thereby eliminating a process of slimming a resist pattern when a mask pattern or a micro pattern is formed. CONSTITUTION: A thin film(102) and an organic film(103) are successively formed on a semiconductor substrate(101). A photoresist film(104) is formed on the organic film. The photoresist film is exposed and developed to form a resist pattern. The resist pattern is slimmed to form a resist pattern which is made of a photoresist film. A silicon oxidation film(105) is formed on the slimmed resist pattern and the organic film.

Abstract translation: 目的：提供精细图案形成方法和成膜装置以在抗蚀剂图案和有机膜上形成硅氧化膜，从而消除当形成掩模图案或微图案时使抗蚀剂图案变薄的过程。 构成：在半导体衬底（101）上依次形成薄膜（102）和有机膜（103）。 在有机膜上形成光致抗蚀剂膜（104）。 光致抗蚀剂膜被曝光和显影以形成抗蚀剂图案。 抗蚀剂图案变薄以形成由光致抗蚀剂膜制成的抗蚀剂图案。 在薄的抗蚀剂图案和有机膜上形成硅氧化膜（105）。

公开(公告)号：KR101011490B1

公开(公告)日：2011-01-31

申请号：KR1020097004487

申请日：2008-06-06

Applicant: 도쿄엘렉트론가부시키가이샤

Inventor： 나카지마시게루 ,  하세베카즈히데 ,  초우파오화 ,  이와시타미츠아키 ,  니이노레이지

IPC: H01L21/027

CPC classification number: H01L21/3086 ,  G03F7/40 ,  H01L21/02164 ,  H01L21/02219 ,  H01L21/02274 ,  H01L21/3088 ,  H01L21/31608

Abstract: 여기에 개시되는 패터닝 방법은, 기판 상에 제 1 막을 형성하는 공정과, 제 1 막 상에 레지스트막을 포함하는 다층막을 형성하는 공정과, 레지스트막을 포토리소그래피에 의해 패터닝하여, 소정의 패턴을 갖는 패턴화 레지스트막을 형성하는 공정과, 유기 실리콘을 포함하는 제 1 가스와 활성화된 산소종을 포함하는 제 2 가스를 해당 기판에 교대로 공급하여, 패턴화 레지스트막 및 제 1 막의 위에, 제 1 막과 다른 산화 실리콘막을 형성하는 공정과, 패턴화 레지스트막의 측벽에 측벽 스페이서가 형성되도록 산화 실리콘막을 에칭하는 공정과, 패턴화 레지스트막을 제거하는 공정과, 측벽 스페이서를 마스크로서 이용하여, 제 1 막을 가공하는 공정을 구비한다.

Abstract translation: 本文所公开的图案化方法，通过首先形成包含步骤的多层膜，在第一膜上的抗蚀剂膜以形成膜，通过光刻法在基板上图案化的抗蚀膜，图案具有预定图案 将包含有机硅的第一气体和包含活化氧的第二气体交替地供应到基板，以在图案化的抗蚀剂膜和第一膜上形成抗蚀剂膜， 以便形成上图案化硅的形成使用蚀刻氧化硅膜的工艺中的另一氧化膜的抗蚀剂膜侧壁的步骤的侧墙，以及去除所述图案化的抗蚀剂膜的工序，和侧墙作为掩模来处理该第一膜 以及步骤。