公开(公告)号：KR1020100109893A

公开(公告)日：2010-10-11

申请号：KR1020107005863

申请日：2009-02-06

Applicant: 도쿄엘렉트론가부시키가이샤

Inventor： 고바야시다카시 ,  가타야마다이스케 ,  사토요시히로 ,  호리이준지 ,  히로타요시히로

IPC: H01L21/3105

CPC classification number: H01L21/3105 ,  H01J37/32192 ,  H01J37/3222 ,  H01L21/28185 ,  H01L21/28194 ,  H01L21/28273 ,  H01L21/67167 ,  H01L21/76232 ,  H01L27/11521 ,  H01L29/66795

Abstract: 복수의 구멍을 갖는 평면 안테나(31)에 의해 챔버 내에 마이크로파를 도입하는 플라즈마 처리 장치(100)를 이용하여, 챔버(1) 내에 희가스와 산소를 포함하는 처리 가스를 도입하고 평면 안테나(31)에 의해 마이크로파를 도입해서, 6.7 Pa 이상 267 Pa 이하의 범위 내의 압력 조건으로 O
2
+ 이온 및 O(
1 D
2 ) 라디칼이 주체인 플라즈마를 발생시켜, 그 플라즈마에 의해 절연막을 개질시킨다.

公开(公告)号：KR100857297B1

公开(公告)日：2008-09-05

申请号：KR1020067020163

申请日：2005-03-01

Applicant: 도쿄엘렉트론가부시키가이샤

Inventor： 아시가키시게오 ,  가토요시히로 ,  히로타요시히로 ,  무라키유스케 ,  가와사키데쓰 ,  시무라사토루

IPC: H01L21/027

CPC classification number: G03F7/42 ,  H01L21/31133 ,  H01L21/31144 ,  H01L21/67051

Abstract: 본 발명은, 기판에 형성된 에칭 대상막의 위에, Si-C계막과, 레지스트막을 차례차례 형성하는 공정과, 상기 레지스트막을 마스크로 하여 상기 Si-C계막을 에칭하는 제 1 에칭공정과, 상기 레지스트막 및 상기 Si-C계막을 마스크로 하여 상기 에칭 대상막을 에칭하는 제 2 에칭공정을 구비한 기판의 처리방법에 관한 것이다. 본 방법은, 원하는 타이밍에서 상기 레지스트막을 박리하는 박리공정을 더 구비한다. 상기 박리공정은, 박리제로서의 유기용제를 준비하는 준비공정과, 상기 유기용제를 상기 레지스트막에 적용하는 적용공정을 갖는다.

公开(公告)号：KR100845453B1

公开(公告)日：2008-07-10

申请号：KR1020077014854

申请日：2005-11-29

Applicant: 도쿄엘렉트론가부시키가이샤

Inventor： 글렌게일 ,  히로타요시히로 ,  무라키유스케 ,  나카무라겐지 ,  구시비키마사토 ,  신도나오키 ,  시미즈아키타카 ,  아시가키시게오 ,  가토요시히로

IPC: H01L21/306

CPC classification number: H01L21/28123 ,  H01L21/31111 ,  H01L21/31144 ,  H01L21/32139 ,  Y10S438/931

Abstract: 본 발명은, 반도체 기판과, 상기 반도체 기판 상에 형성된 고유전체막과, 상기 고유전체막보다 상층에 형성된 반사 방지 기능과 하드 마스크 기능을 갖는 SiC 계 막을 갖는 적층체로부터 반도체 장치를 제조하는 방법이다. 본 발명은, 상기 SiC 계 막 및 상기 고유전체막에 플라즈마를 작용시켜 개질하는 플라즈마 처리 공정과, 상기 플라즈마 처리 공정에서 개질된 상기 SiC 계 막 및 상기 고유전체막을 습식 세정에 의해 일괄하여 제거하는 세정 처리 공정을 구비한다.
SiC 계 막, 고유전체막, 폴리실리콘막, 습식 세정

Abstract translation: 本发明是具有半导体基板和介电膜和形成在半导体基板上的半导体器件从层叠体的制造方法，具有防反射功能和形成为比所述高电介质膜的上层上的硬掩模函数基于SiC的薄膜 。 本发明中，所述SiC基片和由等离子体的高电介质膜的作用变形例的等离子体处理工序的清洗方法，其中所述等离子体处理在整个SiC系膜和所述高电介质改性膜工艺以通过湿清洗除去一次性 治疗过程。

公开(公告)号：KR1020070086783A

公开(公告)日：2007-08-27

申请号：KR1020077014854

申请日：2005-11-29

Applicant: 도쿄엘렉트론가부시키가이샤

Inventor： 글렌게일 ,  히로타요시히로 ,  무라키유스케 ,  나카무라겐지 ,  구시비키마사토 ,  신도나오키 ,  시미즈아키타카 ,  아시가키시게오 ,  가토요시히로

IPC: H01L21/306

CPC classification number: H01L21/28123 ,  H01L21/31111 ,  H01L21/31144 ,  H01L21/32139 ,  Y10S438/931

Abstract: A method for manufacturing a semiconductor device from a laminate having a semiconductor substrate, a high dielectric film formed on the above semiconductor substrate and, formed above the high dielectric film, a SiC based film having a reflection-preventive function and a hardmask function, wherein it comprises a plasma treatment step of applying a plasma to the above SiC based film and the above high dielectric film, for modification, and a cleaning treatment step of removing both of the above SiC based film and the above high dielectric film modified by wet washing.

Abstract translation: 一种由具有半导体衬底的叠层制造半导体器件的方法，在上述半导体衬底上形成的高电介质膜，并且在高电介质膜上形成具有防反射功能和硬掩模功能的SiC基膜， 其包括对上述SiC基膜和上述高介电膜施加等离子体进行改性的等离子体处理步骤，以及去除上述SiC基膜和通过湿洗改性的上述高介电膜的清洗处理步骤 。

公开(公告)号：KR100508070B1

公开(公告)日：2005-08-17

申请号：KR1020017014204

申请日：2001-03-07

Applicant: 도쿄엘렉트론가부시키가이샤 ,  호쿠토 덴시 고교 가부시키가이샤

Inventor： 야카베마사미 ,  마츠모토도시유키 ,  히로타요시히로 ,  나카노고이치

IPC: G01R27/02

Abstract: 코어부(1)의 제2 연산 증폭기(11)는 반전 입력 단자와 출력 단자를 단락한다. 비반전 입력 단자에 신호선(19)을 접속한다. 신호선(19)에 용량 센서(18)를 접속한다. 제1 연산 증폭기(12)는 비반전 입력 단자를 접지한다. 반전 입력 단자에 제1 저항(15) 및 제2 저항(16)의 각각 일단을 접속한다. 제1 저항(15)의 다른 단은 교류 전압 발생기(14)에 접속한다. 제2 저항(16)의 다른 단은 제1 연산 증폭기(11)의 출력 단자에 접속한다. 코어부(1)의 신호 출력 단자(21)는 반전 증폭 디바이스(2)에 접속한다. 코어부(1)의 교류 출력 단자(22) 및 반전 증폭 디바이스부(2)의 반전 출력 단자(42)는 가산 디바이스(3)에 접속한다. 연산 증폭기(36)(40)의 비반전 입력 단자는 접지한다.

公开(公告)号：KR100459017B1

公开(公告)日：2005-02-02

申请号：KR1019970022293

申请日：1997-05-30

Applicant: 가부시키가이샤 요잔 ,  도쿄엘렉트론가부시키가이샤

Inventor： 히로타요시히로 ,  마쯔모토토시유키 ,  쥬코쿠료오 ,  모토하시카주노리

IPC: H01L27/06

CPC classification number: H01L27/0805 ,  Y10S257/919

Abstract: The present invention controls parasitic capacity in a capacitive element distribution system. To realize it, sub-interconnections and a common electrode sub-interconnection are set in different directions so that the main interconnections linked to them are sufficiently separated to suppress parasitic capacity.

Abstract translation: 本发明控制电容元件分配系统中的寄生电容。 为了实现它，将子互连和公共电极子互连设置在不同的方向上，使得与其连接的主互连充分分离以抑制寄生电容。 ＆lt;图像＆GT;

公开(公告)号：KR101380094B1

公开(公告)日：2014-04-01

申请号：KR1020127011218

申请日：2010-09-29

Applicant: 도쿄엘렉트론가부시키가이샤

Inventor： 사토요시히로 ,  시오자와도시히코 ,  니시타다츠오 ,  히로타요시히로

IPC: H01L21/316 ,  H01L21/76

CPC classification number: H01L21/76224 ,  H01J37/32192 ,  H01L21/02236 ,  H01L21/31111 ,  H01L21/823857

Abstract: 희생 산화막의 형성과 웨트 에칭에 의한 박리, 및/또는 이산화 규소막의 형성과 웨트 에칭에 의한 박리를 실행하는 반도체 장치의 제조 프로세스에 있어서, 희생 산화막 및/또는 이산화 규소막의 형성을, 플라즈마 처리 장치의 처리 용기 내에서, 산소를 포함하는 처리 가스를 이용하여 생성시킨 O(
1 D
2 ) 래디컬이 지배적인 플라즈마에 의해 실행한다.

公开(公告)号：KR1020140018156A

公开(公告)日：2014-02-12

申请号：KR1020130092141

申请日：2013-08-02

Applicant: 도쿄엘렉트론가부시키가이샤

Inventor： 나카바야시하지메 ,  히로타요시히로

IPC: H01L27/115 ,  H01L21/8247

CPC classification number: H01L45/144 ,  H01L27/2427 ,  H01L27/2463 ,  H01L45/04 ,  H01L45/06 ,  H01L45/1233 ,  H01L45/146 ,  H01L45/1616 ,  H01L45/1666

Abstract: A switch device using a crossbar memory array having a nonvolatile memory device includes a semiconductor layer made of semiconductor having the I-V characteristic of negative resistance, a lamination body where the semiconductor layer and an insulating layer are stacked, and a pair of electrodes for bonding the lamination body. [Reference numerals] (1) Semiconductor film(chalcogenide); (2) Insulation film; (4,5) Electrode layer

Abstract translation: 使用具有非易失性存储器件的交叉存储器阵列的开关器件包括由具有负电阻的IV特性的半导体制成的半导体层，层叠半导体层和绝缘层的层叠体，以及一对电极， 层压体。 （附图标记）（1）半导体膜（硫族化物）; （2）绝缘膜; （4,5）电极层

公开(公告)号：KR1020100018531A

公开(公告)日：2010-02-17

申请号：KR1020097025325

申请日：2008-06-06

Applicant: 도쿄엘렉트론가부시키가이샤

Inventor： 히로타요시히로

IPC: H01L21/8247 ,  H01L27/115

CPC classification number: H01L29/7923 ,  H01L21/28282 ,  H01L21/3185 ,  H01L29/42352 ,  H01L29/66833 ,  H01L21/76224

Abstract: In a nonvolatile semiconductor memory device of the method which causes a single cell to store 2-bit or greater information, it is possible to prevent write failure and assure a high operation reliability. The nonvolatile semiconductor memory device (200) includes a trench (203) having a round wall unit (203b); a tunnel oxide film (205), silicon nitride films (207a, 207b) as charge capturing regions, a silicon dioxide film (209), a gate electrode (211), and a first source/drain region (213a) and a second source/drain region (213b) formed on Si substrates (201) arranged to sandwich the gate electrode (211).

Abstract translation: 在使单个单元存储2位或更多信息的方法的非易失性半导体存储器件中，可以防止写入失败并且确保高操作可靠性。 非易失性半导体存储器件（200）包括具有圆壁单元（203b）的沟槽（203）。 隧道氧化膜（205），作为电荷捕捉区的氮化硅膜（207a，207b），二氧化硅膜（209），栅极电极（211）和第一源极/漏极区域（213a）和第二源极 /排列区域（213b），其形成在Si基板（201）上，夹在所述栅电极（211）之间。

公开(公告)号：KR1020100014564A

公开(公告)日：2010-02-10

申请号：KR1020097019956

申请日：2008-03-26

Applicant: 도쿄엘렉트론가부시키가이샤 ,  고쿠리츠다이가쿠호진 히로시마다이가쿠

Inventor： 미야자키세이이치 ,  고노마사유키 ,  니시타다츠오 ,  나카니시도시오 ,  히로타요시히로

IPC: H01L21/8247 ,  H01L27/115

CPC classification number: H01L21/3185 ,  C23C16/345 ,  C23C16/511 ,  H01L21/28282 ,  H01L29/518 ,  H01L29/792 ,  H01L21/28202

Abstract: Provided is a silicon nitride film having excellent charge storage performance effective as a charge storage layer for a semiconductor memory device. The silicon nitride film having substantially uniform trap density in the film thickness direction has high charge storage performance. The silicon nitride film is formed by plasma CVD by using a plasma processing apparatus (100) wherein microwaves are introduced into a chamber (1) by a flat antenna (31) having a plurality of holes. Plasma is generated by the microwaves by introducing a material gas, which contains a nitrogen containing compound and a silicon containing compound, into the chamber (1), and the silicon nitride film is deposited on the surface of a body to be processed by the plasma.

Abstract translation: 提供了作为半导体存储器件的电荷存储层有效的具有优异的电荷存储性能的氮化硅膜。 在膜厚度方向上具有基本均匀的阱密度的氮化硅膜具有高电荷存储性能。 通过使用等离子体处理装置（100）通过等离子体CVD形成氮化硅膜，其中微波通过具有多个孔的平坦天线（31）引入到室（1）中。 通过将含有含氮化合物和含硅化合物的原料气体引入到室（1）中，通过微波产生等离子体，并且氮化硅膜沉积在待等离子体处理的物体的表面上 。