公开(公告)号：GB2511247B

公开(公告)日：2015-02-18

申请号：GB201410067

申请日：2012-08-07

Applicant: IBM

Inventor： CHENG KANGGUO ,  ADAM THOMAS N ,  KHAKIFIROOZ ALI ,  REZNICEK ALEXANDER

IPC: H01L29/94 ,  H01L21/84 ,  H01L27/12 ,  H01L29/861

公开(公告)号：GB2512008A

公开(公告)日：2014-09-17

申请号：GB201412524

申请日：2013-01-14

Applicant: IBM

Inventor： CHENG KANGGUO ,  DORIS BRUCE B ,  KHAKIFIROOZ ALI ,  TULIPE DOUGLAS C LA JR

IPC: H01L29/66

Abstract: A device includes a semiconductor-on-insulator (SOI) substrate (110). A gate stack on the SOI substrate (110) includes a gate dielectric layer (185) and a gate conductor layer (190). Low-k spacers (175) are adjacent to the gate dielectric layer (185). Raised source/drain (RSD) regions (160) are adjacent to the low-k spacers (175). The low-k spacers (175) are embedded in an interlayer dielectric (ILD) layer (165) on the RSD regions (160).

公开(公告)号：DE112010004414T8

公开(公告)日：2013-03-14

申请号：DE112010004414

申请日：2010-11-02

Applicant: IBM

Inventor： NING HUNG TAK ,  CAI JIN ,  KHAKIFIROOZ ALI ,  DENNARD HEATH ROBERT ,  YAU JENG-BANG

IPC: H01L21/84 ,  H01L27/12

公开(公告)号：DE112012000962B4

公开(公告)日：2020-11-12

申请号：DE112012000962

申请日：2012-01-26

Applicant: IBM

Inventor： HEKMATSHOAR-TABARI BAHMAN ,  KHAKIFIROOZ ALI ,  REZNICEK ALEXANDER ,  SADANA DEVENDRA K ,  SHAHIDI GHAVAM G ,  SHAHRJERDI DAVOOD

IPC: H01L21/205 ,  C23C16/24 ,  C23C16/44 ,  C30B25/04 ,  H01L21/32

Abstract: Epitaxieverfahren, aufweisend:Bereitstellen (502) eines kristallinen Substratmaterials (102);Anwachsen (504) eines Isolators (108) auf dem Substratmaterial (102);Öffnen (506) des Isolators (108), um frei liegende Bereiche des Substratmaterials (102) zu bilden;Abscheiden (512) von Silicium auf den frei liegenden Bereichen des Substratmaterials, um in einem Niedertemperaturverfahren auf den frei liegenden Bereichen epitaxiales Silicium (302) zu bilden und in anderen als den frei liegenden Bereichen nicht epitaxiales Silicium (310) zu bilden, wobei eine Abscheidungstemperatur weniger als 250 °C beträgt;Einbringen (518) eines Dotierstoffs mit einem Gasverhältnis, wodurch ein dotiertes epitaxiales Silicium bereitgestellt wird, wobei eine hohe Dotierstoffaktivierung höher als 1 x 1020cm-3erhalten wird; undÄtzen des nicht epitaxialen Siliciums unter Verwendung eines Plasmas, um die epitaxiale Abscheidung von Silicium über den frei liegenden Bereichen zu unterstützen,wobei das selektive epitaxiale Anwachsen durch Abwechseln der Abscheidungs- und Ätzschritte bereitgestellt wird.

公开(公告)号：DE102013200549B4

公开(公告)日：2015-07-30

申请号：DE102013200549

申请日：2013-01-16

Applicant: IBM

Inventor： ADAM THOMAS N ,  CHENG KANGGUO ,  HE HONG ,  KHAKIFIROOZ ALI ,  LI JINGHONG ,  REZNICEK ALEXANDER

IPC: H01L21/205 ,  H01L21/335 ,  H01L21/822 ,  H01L29/772

Abstract: Verfahren zum Induzieren von Spannung in einem Siliciumsubstrat, aufweisend: Aufbringen einer ersten Schicht von Silicium-Kohlenstoff auf dem Siliciumsubstrat; Abscheiden einer Siliciumschicht auf der ersten Schicht von Silicium-Kohlenstoff; und Aufbringen einer zweiten Schicht von Silicium-Kohlenstoff auf der Siliciumschicht, um so eine Spannungsdünnschichtstruktur zu bilden.

公开(公告)号：DE112013000515B4

公开(公告)日：2015-06-03

申请号：DE112013000515

申请日：2013-02-05

Applicant: IBM

Inventor： REZNICEK ALEXANDER ,  KHAKIFIROOZ ALI ,  ADAM THOMAS N ,  CHENG KANGGUO

IPC: H01L29/78 ,  H01L21/336 ,  H01L29/06 ,  H01L29/10

Abstract: Feldeffekttransistor, aufweisend: ein Siliciumsubstrat; eine Vielzahl von länglichen uniaxial verspannten SiGe-Zonen, welche auf dem Siliciumsubstrat angeordnet sind, wobei jede längliche uniaxial verspannte SiGe-Zone der Vielzahl der länglichen uniaxial verspannten SiGe-Zonen durch ein Teil des Siliciumsubstrats, der zwischen jeder länglichen SiGe-Zone freigelegt ist, räumlich getrennt ist; eine Gate-Dielektrikum-Schicht, die auf der Vielzahl der länglichen SiGe-Zonen und dem Teil des Siliciumsubstrats zwischen jeder länglichen SiGe-Zone angeordnet ist; ein Gate, welches auf der Gate-Dielektrikum-Schicht angeordnet ist, wobei das Gate senkrecht zu den SiGe-Zonen ausgerichtet ist; eine Kanalzone, welche unterhalb des Gates angeordnet ist, wobei elektrische Ladungsträger durch die Kanalzone fließen; eine Source-Zone, welche auf einer ersten Seite des Gates angeordnet ist; eine Drain-Zone, welche auf einer zweiten Seite des Gates angeordnet ist; wobei die Vielzahl von länglichen SiGe-Zonen parallel zur Fließrichtung der elektrischen Ladungsträger in der Kanalzone ausgerichtet ist, und ferner aufweisend eine erste flache Grabenisolierungszone, welche auf einer ersten Seite der Vielzahl von länglichen uniaxial verspannten SiGe-Zonen angeordnet ist, und eine zweite flache Grabenisolierungszone, welche auf einer zweiten Seite der Vielzahl von länglichen uniaxial verspannten SiGe-Zonen angeordnet ist.

公开(公告)号：DE112013002186T5

公开(公告)日：2015-01-15

申请号：DE112013002186

申请日：2013-03-13

Applicant: IBM

Inventor： DORIS BRUCE B ,  CHENG KANGGUO ,  HARAN BALASUBRAMANIAN S ,  KHAKIFIROOZ ALI ,  KULKARNI PRANITA ,  KUMAR ARVIND ,  PONOTH SHOM

IPC: H01L21/762

Abstract: Es werden Strukturen flacher Grabenisolierungen zur Verwendung mit UTBB(Ultra-Thin Body and Buried Oxide)-Halbleitersubstraten bereitgestellt, welche verhindern, dass Defektmechanismen wie z. B. die Bildung elektrischer Kurzschlüsse zwischen frei liegenden Abschnitten von Siliciumschichten an den Seitenwänden eines flachen Grabens eines UTBB-Substrats in Fällen auftreten, wenn anschließend ein Grabenfüllmaterial des flachen Grabens weggeätzt und bis unter eine obere Fläche des UTBB-Substrats ausgespart wird.

公开(公告)号：GB2510544B

公开(公告)日：2014-11-05

申请号：GB201410069

申请日：2012-09-13

Applicant: IBM

Inventor： CHENG KANGGUO ,  DORIS BRUCE B ,  KHAKIFIROOZ ALI ,  SHAHIDI GHAVAM

IPC: H01L29/94 ,  H01L27/12

公开(公告)号：DE112012004824T5

公开(公告)日：2014-08-14

申请号：DE112012004824

申请日：2012-08-07

Applicant: IBM

Inventor： CHENG KANGGUO ,  KHAKIFIROOZ ALI ,  ADAM THOMAS N ,  REZNICEK ALEXANDER

IPC: H01L21/336 ,  H01L27/12 ,  H01L29/78

Abstract: Ein ETSOI-Transistor und eine Kombination aus Kondensatoren, Übergangsdioden, Bank-End-Kontakten und Widerständen werden jeweils durch Ätzen durch eine ETSOI-Schicht (20) und BOX-Schicht (15) in einem Transistor- und Kondensatorgebiet davon in einem HK/MG(80, 85)-Austauschgate-Prozess gebildet. Die Bildung des Kondensators und weiterer Einheiten ist mit einem CMOS-Prozess mit ETSOI-Austauschgate kompatibel. Eine Kondensator-Elektrode mit niedrigem Widerstand ermöglicht den Erhalt eines Kondensators und von Einheiten mit hoher Qualität. Die Topographielosigkeit beim Strukturieren des Dummy-Gate (27) wird durch Lithografie in Verbindung mit einer geeigneten Ätzung ermöglicht.

公开(公告)号：DE112012004348T5

公开(公告)日：2014-08-07

申请号：DE112012004348

申请日：2012-11-30

Applicant: IBM

Inventor： HASSIBI ARJANG ,  KHAKIFIROOZ ALI ,  CHENG KANGGUO ,  MODHA DHARMENDRA S

IPC: A61N1/04 ,  A61N1/05 ,  A61N1/36

Abstract: Ein Verfahren beinhaltet das Formen von einem Kanal oder mehreren Kanälen (104) in einem Substrat (106); das Auskleiden des einen Kanals oder der mehreren Kanäle (104) mit einer dielektrischen Auskleidung (112); das Füllen des einen Kanals oder der mehreren Kanäle (104) mit einer leitfähigen Elektrode (102) zum Ausbilden von einer oder mehreren Kanalelektroden (102); das Formen einer Transistorschicht (108) auf dem Substrat (106); das Anschließen von jeder der einen oder mehreren Kanalelektroden (102) an mindestens einen Zugriffstransistor (716) in der Transistorschicht (108) und das Abdünnen des Substrats (106) zum Freilegen von zumindest einem Abschnitt von jeder der Kanalelektroden (102).