公开(公告)号：DE102015103072A1

公开(公告)日：2016-09-08

申请号：DE102015103072

申请日：2015-03-03

Applicant: INFINEON TECHNOLOGIES AG

Inventor： ESTEVE ROMAIN ,  PETERS DETHARD ,  RUPP ROLAND ,  SIEMIENIEC RALF ,  AICHINGER THOMAS

IPC: H01L29/78 ,  H01L21/336 ,  H01L27/06 ,  H01L29/04 ,  H01L29/739

Abstract: Eine Halbleitervorrichtung (500) weist Grabenstrukturen (350) auf, die sich von einer ersten Oberfläche (101) in einen Halbleiterkörper (100) erstrecken. Die Grabenstrukturen (350) weisen jeweils eine Gatestruktur (150) und eine sich durch die Gatestruktur (150) erstreckende Kontaktstruktur (315) auf. Transistormesas (170) sind zwischen den Grabenstrukturen (350) gebildet. Jede Transistormesa (170) weist eine Bodyzone (115) auf, die einen ersten pn-Übergang (pn1) mit einer Driftstruktur (120) bildet, sowie einen zweiten pn-Übergang (pn2) mit einer Sourcezone (110). Diodengebiete (116) grenzen jeweils direkt an eine der Kontaktstrukturen (315) an und bilden einen dritten pn-Übergang (pn3) mit der Driftstruktur (120).

公开(公告)号：DE102023121453A1

公开(公告)日：2025-02-13

申请号：DE102023121453

申请日：2023-08-10

Applicant: INFINEON TECHNOLOGIES AG

Inventor： RASINGER FABIAN ,  HELL MICHAEL ,  AICHINGER THOMAS ,  MIKHAYLOV ALEXEY

IPC: H10D30/60 ,  H01L21/768 ,  H01L23/52 ,  H10D12/00 ,  H10D30/01 ,  H10D62/832

Abstract: Vorgeschlagen wird eine Halbleitervorrichtung (100) mit breiter Bandlücke. Die Halbleitervorrichtung (100) mit breiter Bandlücke umfasst einen Halbleiterkörper (102) mit breiter Bandlücke mit einer ersten Oberfläche (104) und einer der ersten Oberfläche (104) entlang einer vertikalen Richtung (y) entgegengesetzten zweiten Oberfläche (106). Eine Gate-Elektrodenstruktur (108) ist in einem aktiven Transistorbereich (105) angeordnet. Die Gate-Elektrodenstruktur (108) umfasst eine Gate-Elektrode (1081) und ein zwischen der Gate-Elektrode (1081) und dem Halbleiterkörper (102) mit breiter Bandlücke angeordnetes Gate-Dielektrikum (1082). Eine Gate-Verbindungsstruktur (110) ist außerhalb des aktiven Transistorbereichs (105) angeordnet. Die Gate-Verbindungsstruktur (110) umfasst eine Verbindungselektrode (1101) und eine zwischen der Verbindungselektrode (1101) und dem Halbleiterkörper (102) mit breiter Bandlücke angeordnetes Verbindungs-Dielektrikum (1102). Dielektrizitätskonstanten einer dielektrischen Hauptkomponente von zumindest zwei von i) einem Teil des Verbindungs-Dielektrikums (1102) oder ii) einem ersten Teil (10821) des Gate-Dielektrikums (1082) oder iii) einem zweiten Teil (10822) des Gate-Dielektrikums (1082) unterscheiden sich voneinander.

公开(公告)号：DE102022117506A1

公开(公告)日：2023-02-02

申请号：DE102022117506

申请日：2022-07-13

Applicant: INFINEON TECHNOLOGIES AG

Inventor： ROY SAURABH ,  SCHULZE HANS-JOACHIM ,  AICHINGER THOMAS

IPC: H01L23/62 ,  H01L29/51 ,  H01L29/739 ,  H01L29/74 ,  H01L29/778 ,  H01L29/78

Abstract: Eine Halbleitervorrichtung (100) enthält ein SiC-Substrat (102) und eine Vielzahl von Transistorzellen (104), die im SiC-Substrat (102) ausgebildet und elektrisch parallel geschaltet sind, um einen Transistor zu bilden. Jede Transistorzelle (104) enthält eine Gate-Struktur (110), die eine Gate-Elektrode (112) und einen dielektrischen Gate-Stapel (114) umfasst, der die Gate-Elektrode (112) vom SiC-Substrat (102) trennt. Der dielektrische Gate-Stapel (104) enthält einen ferroelektrischen Isolator (116). Der Transistor weist einen spezifizierten Betriebstemperaturbereich auf, und der ferroelektrische Isolator (116) ist mit einem Dotierungsmaterial so dotiert, dass die Curie-Temperatur des ferroelektrischen Isolators (116) in einem Bereich oberhalb des spezifizierten Betriebstemperaturbereichs des Transistors liegt. Ein entsprechendes Verfahren zum Herstellen der Halbleitervorrichtung (100) wird ebenfalls beschrieben.

公开(公告)号：DE102018107966B4

公开(公告)日：2022-02-17

申请号：DE102018107966

申请日：2018-04-04

Applicant: INFINEON TECHNOLOGIES AG

Inventor： AICHINGER THOMAS ,  STADTMUELLER MICHAEL ,  RESCHER GERALD

IPC: H01L21/28 ,  H01L21/3105 ,  H01L21/324 ,  H01L21/336 ,  H01L29/423 ,  H01L29/49 ,  H01L29/78

Abstract: Ein Verfahren (100) zum Bilden eines Breiter-Bandabstand-Halbleiter-Bauelements (500), das Verfahren (100) umfassend:Bilden einer Gate-Isolierschicht (110) auf einem Breiter-Bandabstand-Halbleiter-Substrat; undTempern der Gate-Isolierschicht (120) unter Verwendung von zumindest einer ersten Reaktivgasspezies und zumindest einer zweiten Reaktivgasspezies, wobei sich die erste Reaktivgasspezies von der zweiten Reaktivgasspezies unterscheidet, wobei das Tempern der Gate-Isolierschicht (120) in einer Reaktivgasatmosphäre ausgeführt wird, die gleichzeitig zumindest 0,1 Vol.-% der ersten Reaktivgasspezies und zumindest 0,1 Vol.-% der zweiten Reaktivgasspezies umfasst,wobei eine Dauer des Temperns der Gate-Isolierschicht unter Verwendung von Wasserstoff als erste oder zweite Reaktivgasspezies zumindest 20 Minuten und höchstens 600 Minuten ist.

公开(公告)号：DE102017108738B4

公开(公告)日：2022-01-27

申请号：DE102017108738

申请日：2017-04-24

Applicant: INFINEON TECHNOLOGIES AG

Inventor： SIEMIENIEC RALF ,  AICHINGER THOMAS ,  ESTEVE ROMAIN ,  KUECK DANIEL

IPC: H01L29/78 ,  H01L21/331 ,  H01L21/336 ,  H01L29/161 ,  H01L29/739

Abstract: Halbleitervorrichtung (1000), umfassend:einen Graben (102), der sich von einer ersten Oberfläche (104) in einen SiC-Halbleiterkörper (100) erstreckt, wobei der Graben (102) eine erste Seitenwand (106), eine der ersten Seitenwand (106) gegenüberliegende zweite Seitenwand (108) und einen Grabenboden (110) aufweist;eine Elektrode (112), die in dem Graben (102) angeordnet und durch ein Grabendielektrikum (114) von dem SiC-Halbleiterkörper (100) elektrisch isoliert ist;ein Bodygebiet (118) eines ersten Leitfähigkeitstyps, das an die erste Seitenwand (106) grenzt;eine Abschirmstruktur (120) des ersten Leitfähigkeitstyps, die an das Grabendielektrikum (114) in zumindest einem Bereich der zweiten Seitenwand (108) und am Grabenboden (110) angrenzt; und wobeientlang einer vertikalen Richtung (y), die von der ersten Oberfläche (104) zu einer der ersten Oberfläche (104) gegenüberliegenden zweiten Oberfläche des SiC-Halbleiterkörpers (100) verläuft, ein erster Abschnitt des Grabenbodens (110) und ein zweiter Abschnitt des Grabenbodens (110) um einen vertikalen Versatz zueinander versetzt sind.

公开(公告)号：DE102018115728A1

公开(公告)日：2020-01-02

申请号：DE102018115728

申请日：2018-06-29

Applicant: INFINEON TECHNOLOGIES AG

Inventor： SIEMIENIEC RALF ,  ESTEVE ROMAIN ,  AICHINGER THOMAS ,  KUECK DANIEL ,  ZIPPELIUS BERND ,  PETERS DETHARD ,  BERGNER WOLFGANG

IPC: H01L29/78

Abstract: Eine Halbleitervorrichtung (500) umfasst einen Siliziumcarbidkörper (100), der ein Transistorzellengebiet (600) und ein Transistorzellen-freies Gebiet (700) umfasst. Das Transistorzellengebiet (600) enthält Transistorzellen (TC). Das Transistorzellen-freie Gebiet (700) ist frei von Transistorzellen (TC). Das Transistorzellen-freie Gebiet (700) umfasst (i) ein Übergangsgebiet (790) zwischen dem Transistorzellengebiet (600) und einer seitlichen Oberfläche (103) des Siliziumcarbidkörpers (100), (ii) ein Gatepad-Gebiet (730) und (iii) eine Merged-PiN-Schottky- und/oder eine Merged-PiN-Heteroübergangs-Diodenstruktur (400) in zumindest einem des Übergangsgebiets (790) und des Gatepad-Gebiets (730).

公开(公告)号：DE102015215024B4

公开(公告)日：2019-02-21

申请号：DE102015215024

申请日：2015-08-06

Applicant: INFINEON TECHNOLOGIES AG

Inventor： KÜCK DANIEL ,  AICHINGER THOMAS ,  HIRLER FRANZ ,  MAUDER ANTON

IPC: H01L29/68 ,  H01L29/06 ,  H01L29/161 ,  H01L29/201 ,  H01L29/739 ,  H01L29/78

Abstract: Halbleiterbauelement (1), das einen ersten Lastanschluss (11), einen zweiten Lastanschluss (12), einen Steueranschluss (13) und einen Halbleiterkörper (10) mit einer Driftzone (101) umfasst, wobei der Halbleiterkörper (10) durch ein Halbleitermaterial mit einer Bandlücke, die größer als die Bandlücke von Silizium ist, ausgebildet ist und dazu konfiguriert ist, einen Laststrom zwischen dem ersten Lastanschluss (11) und dem zweiten Lastanschluss (12) zu leiten und wobei das Halbleiterbauelement (1) Folgendes beinhaltet:- eine Sourcezone (102), die in dem Halbleiterkörper (10) angeordnet und mit dem ersten Lastanschluss (11) elektrisch verbunden ist;- eine zusammenhängende Zone (103), die in dem Halbleiterkörper (10) angeordnet ist und die Sourcezone (102) von der Driftzone (101) isoliert;- einen Graben (14), der sich in den Halbleiterkörper (10) entlang einer vertikalen Richtung (Z) erstreckt und einen Isolator (141) umfasst, der mit der zusammenhängenden Zone (103) in Kontakt steht; und- eine erste Elektrode (131), die innerhalb des Grabens (14) angeordnet und von dem Halbleiterkörper (10) durch den Isolator (141) isoliert ist, wobei die erste Elektrode (131) mit dem Steueranschluss (13) elektrisch verbunden ist; und- eine zweite Elektrode (132), die innerhalb des Grabens (14) angeordnet und von dem Halbleiterkörper (10) durch den Isolator (141) isoliert ist, wobei der Isolator (141) die zweite Elektrode (132) von der ersten Elektrode (131) isoliert; wobei sich die zusammenhängende Zone (103) mindestens soweit entlang der vertikalen Richtung (Z) erstreckt wie der Graben (14).

公开(公告)号：DE102015121532A1

公开(公告)日：2016-06-16

申请号：DE102015121532

申请日：2015-12-10

Applicant: INFINEON TECHNOLOGIES AG

Inventor： ESTEVE ROMAIN ,  AICHINGER THOMAS ,  BERGNER WOLFGANG ,  KUECK DANIEL ,  PETERS DETHARD ,  SIEMIENIEC RALF

IPC: H01L21/283 ,  H01L21/324 ,  H01L21/331 ,  H01L21/336

Abstract: Es wird ein Siliziumkarbidhalbleitersubstrat mit einer Vielzahl erster dotierter Gebiete, die seitlich voneinander beabstandet und unterhalb einer Hauptoberfläche sind, und einem zweiten dotierten Gebiet gebildet, das sich von der Hauptoberfläche zu einem dritten dotierten Gebiet erstreckt, das oberhalb der ersten dotierten Gebiete ist. Es werden vierte dotierte Gebiete gebildet, die sich von der Hauptoberfläche zu den ersten dotierten Gebieten erstrecken. Es wird ein Gategraben mit einem Boden gebildet, der über einem Abschnitt eines der ersten dotierten Gebiete angeordnet ist. An dem Substrat wird ein Hochtemperaturschritt durchgeführt, um Siliziumkarbidatome entlang von Seitenwänden des Grabens neu auszurichten und abgerundete Ecken im Gategraben herzustellen. Eine Oberflächenschicht, die sich während des Hochtemperaturschritts entlang der Seitenwände des Gategrabens bildet, wird vom Substrat entfernt.

公开(公告)号：DE102023130579A1

公开(公告)日：2025-05-08

申请号：DE102023130579

申请日：2023-11-06

Applicant: INFINEON TECHNOLOGIES AG

Inventor： AICHINGER THOMAS ,  PETERS DETHARD ,  HELL MICHAEL ,  HÜRNER ANDREAS

IPC: H10D64/27 ,  H10D12/00 ,  H10D30/60 ,  H10D62/832 ,  H10D64/66 ,  H10D84/00

Abstract: Eine vertikale Leistungshalbleitervorrichtung (100) wird vorgeschlagen. Die vertikale Leistungshalbleitervorrichtung umfasst einen Siliziumkarbid-, SiC-, Halbleiterkörper (102) mit einer ersten Oberfläche (1031) und einer zweiten Oberfläche (1032) gegenüber der ersten Oberfläche (1031). Der SiC-Halbleiterkörper (102) umfasst einen Transistorzellenbereich (104), der Gate-Strukturen (106), einen Gate-Pad-Bereich (108) und einen Zwischenverbindungsbereich (110) aufweist, der eine Gate-Elektrode (1061) der Gate-Strukturen (106) und ein Gate-Pad (112) des Gate-Pad-Bereichs (108) über eine Gate-Zwischenverbindung (114) elektrisch koppelt. Die vertikale Leistungshalbleitervorrichtung (100) umfasst ferner eine Sensorelektrode (116). Die vertikale Leistungshalbleitervorrichtung (100) umfasst ferner ein erstes Zwischenschichtdielektrikum (120), das eine erste Grenzfläche (1221) zu der Sensorelektrode (116) und eine zweite Grenzfläche (1222) zu der Gate-Elektrode (1061) und/oder der Gate-Zwischenverbindung (114) aufweist. Ein Leitungsbandversatz (ΦB,0) an der ersten Grenzfläche (1221) liegt im Bereich von 1 eV bis 2,5 eV. Die vertikale Leistungshalbleitervorrichtung (100) umfasst ferner eine zweite Grenzfläche (1222) zu der Gate-Elektrode (1061) und/oder der Gate-Zwischenverbindung (114). Das zweite Zwischenschichtdielektrikum (144) grenzt seitlich an das erste Zwischenschichtdielektrikum (120) an.

公开(公告)号：DE102023126381A1

公开(公告)日：2025-03-27

申请号：DE102023126381

申请日：2023-09-27

Applicant: INFINEON TECHNOLOGIES AG

Inventor： HELL MICHAEL ,  AICHINGER THOMAS ,  WEBER HANS ,  BERGNER WOLFGANG ,  TILKE ARMIN ,  ZIEMYS GRAZVYDAS ,  MIKHAYLOV ALEXEY ,  RESCHER GERALD

IPC: H10D30/60 ,  H10D62/10 ,  H10D62/832 ,  H10D64/27

Abstract: Ein Transistorbauelement wird offenbart. Das Transistorbauelement enthält einen Halbleiterkörper (100) und mehrere Transistorzellen (1). Jede Transistorzelle enthält ein Drift-Gebiet (11) und ein Source-Gebiet (13) eines ersten Dotierungstyps; ein Body-Gebiet (12) eines zum ersten Dotierungstyp komplementären zweiten Dotierungstyps; ein Feldformungsgebiet (31) vom zweiten Dotierungstyp, das mit dem Source-Knoten (S) verbunden ist; und eine Gate-Elektrode (21), die mit einem Gate-Knoten (G) verbunden ist. Die Gate-Elektrode (21) ist in einem Graben (23) angeordnet, der sich von einer ersten Oberfläche (101) in den Halbleiterkörper (100) hinein erstreckt, die Gate-Elektrode (21) ist durch ein Gate-Dielektrikum (22) von dem Body-Gebiet (12) dielektrisch isoliert, zumindest Abschnitte der Gate-Elektrode (21) sind durch ein Felddielektrikum (32) von dem Drift-Gebiet (11) dielektrisch isoliert, das Feldformungsgebiet (31) grenzt an den Graben (23) an, und das Felddielektrikum (32) weist ein High-k-Dielektrikum auf.