公开(公告)号：DE102012110205A1

公开(公告)日：2013-04-25

申请号：DE102012110205

申请日：2012-10-25

Applicant: INFINEON TECHNOLOGIES AG

Inventor： ENGELHARDT MANFRED

IPC: H01L21/306 ,  H01L21/67

Abstract: In verschiedenen Ausführungsbeispielen wird eine Vorrichtung zum Bearbeiten eines Trägers bereitgestellt, wobei die Vorrichtung aufweist: einen Träger-Aufnahme-Bereich (104), eingerichtet zum Aufnehmen eines Trägers (116), wobei der Träger (116) einen oder mehrere plane Bereiche (118) und einen oder mehrere Kantenbereiche (122) aufweist; einen Bearbeitungsbereich (106), aufweisend: eine erste Elektrode (108); eine zweite Elektrode (112), wobei die zweite Elektrode (112) von der ersten Elektrode (108) getrennt ist; und ein dielektrisches Material (114), ausgebildet zwischen der ersten Elektrode (108) und der zweiten Elektrode (112); und wobei die erste Elektrode (108) zum Aufnehmen eines ersten Potentials eingerichtet ist und die zweite Elektrode (112) eingerichtet ist zum Aufnehmen eines zweiten Potentials ist zum Aktivieren eines zwischen der ersten Elektrode (108) und der zweiten Elektrode (112) zugeführten Gases; wobei die erste Elektrode (108) und die zweite Elektrode (112) derart angeordnet sind, dass mehr des zugeführten aktivierten Gases zu einem oder mehreren Kantenbereichen (122) geleitet wird als zu einem oder mehreren planen Bereichen (118) des Trägers (116).

公开(公告)号：DE102012102990A1

公开(公告)日：2012-10-11

申请号：DE102012102990

申请日：2012-04-05

Applicant: INFINEON TECHNOLOGIES AG

Inventor： ENGELHARDT MANFRED ,  FRANK MANFRED ,  KUNSTMANN THOMAS ,  NIKITIN IVAN ,  ROBL WERNER ,  RUHL GUENTHER ,  TIMME HANS-JOERG

IPC: C23C4/12 ,  H01L21/283 ,  H01L21/58

Abstract: Gemäß verschiedenen Ausführungsbeispielen wird ein Verfahren zum Bearbeiten eines Halbleiterwafers oder Dies bereitgestellt, wobei das Verfahren aufweist: Zuführen von Partikeln einem Plasma, so dass die Partikel durch das Plasma aktiviert werden und Spritzen der aktivierten Partikel auf ein Halbleiterwafer oder Die, so dass eine Partikelschicht auf dem Halbleiterwafer oder Die erzeugt wird.

公开(公告)号：DE102011001529A1

公开(公告)日：2011-12-22

申请号：DE102011001529

申请日：2011-03-24

Applicant: INFINEON TECHNOLOGIES AG

Inventor： ENGELHARDT MANFRED

IPC: H01L29/861 ,  H01L21/28 ,  H01L21/3065 ,  H01L21/329 ,  H01L21/331 ,  H01L21/784 ,  H01L29/73

Abstract: Bei einer Ausführungsform weist ein Verfahren zum Bilden eines Halbleiterbauelements auf das Bilden von Inseln (125) durch Bilden von tiefen Gräben innerhalb von Anreißlinien eines Substrats (100). Die Inseln (125) weisen eine auf Seitenwänden der Inseln (125) angeordnete erste Kerbe (10a) auf. Über einer oberen Oberfläche (5) der Inseln (125) wird ein erster Elektrodenstapel (145) gebildet. Die hintere Oberfläche (6) des Substrats (100) wird gedünnt, um die Inseln (125) zu trennen. Über einer hinteren Oberfläche (6) der Inseln (125) wird ein zweiter Elektrodenstapel (245) gebildet.

公开(公告)号：DE502006006768D1

公开(公告)日：2010-06-02

申请号：DE502006006768

申请日：2006-08-23

Applicant: INFINEON TECHNOLOGIES AG

Inventor： ENGELHARDT MANFRED ,  STICH ANDREAS ,  SCHINDLER GUENTHER ,  SCHRENK MICHAEL

IPC: H01G4/33 ,  H01G4/40 ,  H01L21/02 ,  H01L27/13

Abstract: Capacitor has a capacitor electrode (E1) formed on a surface of an intermediate dielectric (1). Another intermediate dielectric (4) is formed on the intermediate dielectric (1) and includes an opening for exposing a part of the capacitor electrode. An electrically conductive diffusion-barrier layer (5) is formed on the surface of the capacitor electrode. Another capacitor electrode (E2) is formed on a surface of a capacitor dielectric (6) and includes only another electrically conductive diffusion-barrier layer (7). One of the capacitor electrodes includes titanium, tantalum, tantalum nitride and/or titanium nitride. An independent claim is also included for a method of manufacturing a metal-insulator-metal capacitor.

公开(公告)号：DE19860084B4

公开(公告)日：2005-12-22

申请号：DE19860084

申请日：1998-12-23

Applicant: INFINEON TECHNOLOGIES AG

Inventor： WEINRICH VOLKER ,  ENGELHARDT MANFRED ,  KREUPL FRANZ ,  SCHIELE MANUELA ,  SAENGER ANNETTE ,  HARTNER WALTER

IPC: H01L21/00 ,  H01L21/311 ,  H01L21/3213 ,  H01L21/304

公开(公告)号：DE59709642D1

公开(公告)日：2003-04-30

申请号：DE59709642

申请日：1997-09-09

Applicant: INFINEON TECHNOLOGIES AG

Inventor： SCHINDLER GUENTHER ,  HARTNER WALTER ,  HINTERMAIER FRANK ,  MAZURE-ESPEJO CARLOS ,  BRUCHHAUS RAINER ,  HOENLEIN WOLFGANG ,  ENGELHARDT MANFRED

IPC: H01L27/10 ,  H01G4/00 ,  H01L21/3205 ,  H01L21/822 ,  H01L21/8242 ,  H01L21/8246 ,  H01L27/04 ,  H01L27/105 ,  H01L27/108 ,  H01L27/115 ,  H01L27/11502

Abstract: The integrated semiconductor memory configuration has a semiconductor body in which selection transistors and storage capacitors are integrated. The storage capacitors have a dielectric layer configured between two electrodes. At least the upper electrode is constructed in a layered manner with a platinum layer, that is seated on the dielectric layer, and a thicker, base metal layer lying above the platinum layer.

公开(公告)号：DE10032412A1

公开(公告)日：2002-01-24

申请号：DE10032412

申请日：2000-07-04

Applicant: INFINEON TECHNOLOGIES AG

Inventor： ENGELHARDT MANFRED ,  HANEDER THOMAS PETER ,  HOENLEIN WOLFGANG ,  KREUPL FRANZ

IPC: B82B3/00 ,  G11C11/21 ,  G11C11/56 ,  G11C13/02 ,  H01L21/8247 ,  H01L27/115 ,  H01L29/15 ,  H01L29/16 ,  H01L51/30 ,  H01L51/20

Abstract: Electronic storage element (600) comprises first nanotubes (601) and second nanotubes (603) arranged skew to each other or crossing each other so that an electrical coupling is produced between one part of the first tubes and one part of the second tubes. It is possible to decide whether the tubes are electrically coupled to each other or not at their crossing points (605). An Independent claim is also included for a process for the production of an electronic storage element. Preferred Features: The nanotubes are carbon nanotubes. A dielectric is arranged between the first and second nanotubes. A layer system made up of a first silicon dioxide layer, a silicon nitride layer and a second silicon dioxide layer is arranged between the first and second nanotubes.

公开(公告)号：DE102012110205B4

公开(公告)日：2020-12-10

申请号：DE102012110205

申请日：2012-10-25

Applicant: INFINEON TECHNOLOGIES AG

Inventor： ENGELHARDT MANFRED

IPC: H01L21/3065 ,  C30B33/12 ,  H01J37/00 ,  H01L21/67

Abstract: Vorrichtung zum Bearbeiten eines Trägers, wobei die Vorrichtung aufweist:einen Träger-Aufnahme-Bereich (104), eingerichtet zum Aufnehmen eines Trägers (116), wobei der Träger (116) einen oder mehrere plane Bereiche (118) und einen oder mehrere Kantenbereiche (122) aufweist;einen Bearbeitungsbereich (106), aufweisend:• eine erste Elektrode (108);• eine zweite Elektrode (112), wobei die zweite Elektrode (112) von der ersten Elektrode (108) getrennt ist;• ein dielektrisches Material (114), ausgebildet zwischen der ersten Elektrode (108) und der zweiten Elektrode (112); und• wobei die erste Elektrode (108) zum Aufnehmen eines ersten Potentials eingerichtet ist und die zweite Elektrode (112) eingerichtet ist zum Aufnehmen eines zweiten Potentials ist zum Aktivieren eines zwischen der ersten Elektrode (108) und der zweiten Elektrode (112) zugeführten Gases;• wobei die erste Elektrode (108) und die zweite Elektrode (112) derart angeordnet sind, dass mehr des zugeführten aktivierten Gases zu einem oder mehreren Kantenbereichen (122) geleitet wird als zu einem oder mehreren planen Bereichen (118) des Trägers (116);• wobei der eine oder die mehreren planen Bereiche (118) des Trägers (116) nicht zwischen der ersten Elektrode (108) und der zweiten Elektrode (112) sind; und• wobei das dielektrische Material (114) zum Aktivieren des Gases unter Luftatmosphäre zwischen der ersten Elektrode (108) und der zweiten Elektrode (112) durch eine dielektrische Barriereentladung eingerichtet ist.

公开(公告)号：DE102014104171B4

公开(公告)日：2018-02-08

申请号：DE102014104171

申请日：2014-03-26

Applicant: INFINEON TECHNOLOGIES AG

Inventor： ENGELHARDT MANFRED ,  ZGAGA MARTIN

IPC: B81C1/00 ,  B81B1/00 ,  B81B7/02 ,  H01L21/306

Abstract: Verfahren zum Ätzen eines Hohlraums, umfassend: Bereitstellen einer Ätzstoppschicht (13) an einem späteren Boden des Hohlraums in einem ersten Material (6); Durchführen eines zeitgemultiplexten Ätzprozesses, wobei der zeitgemultiplexte Ätzprozess umfasst: Durchführen eines Ätzschritts, der das Ätzen einer Oberfläche des ersten Materials (6) umfasst; Durchführen eines Abscheidungsschritts, der das Abscheiden eines zweiten Materials (17) über der Oberfläche des ersten Materials (6) umfasst; und abwechselndes Wiederholen des Ätzschritts und des Abscheidungsschritts, wobei ein letzter Ätzschritt des zeitgemultiplexten Ätzprozesses eine erste Zeitdauer aufweist und die Ätzstoppschicht (13) nicht exponiert; und nach dem Durchführen des zeitgemultiplexten Ätzprozesses, Durchführen eines Ätzschritts mit einer zweiten Zeitdauer, wobei die zweite Zeitdauer größer ist als die erste Zeitdauer, und wobei der Ätzschritt mit der zweiten Zeitdauer die Ätzstoppschicht (13) exponiert, und wobei den Hohlraum begrenzende Seitenwände in einem peripheren Gebiet (9), das an den Boden angrenzt, gegenüber einer durch den letzten Ätzschritt des zeitgemultiplexten Ätzprozess hervorgerufenen Welligkeit (u) der Seitenwände um einen Abstand (d) monoton zurücktreten, der größer ist als die Welligkeit (u).

公开(公告)号：DE102014114932B4

公开(公告)日：2017-08-17

申请号：DE102014114932

申请日：2014-10-15

Applicant: INFINEON TECHNOLOGIES AG

Inventor： EDER HANNES ,  ENGELHARDT MANFRED ,  FÜRGUT EDWARD

IPC: H01L21/50 ,  H01L21/304 ,  H01L21/60

Abstract: Verfahren zum Ausbilden einer gedünnten, gekapselten Chipstruktur, wobei das Verfahren umfasst: Bereitstellen einer Trennstruktur (200), die in einem elektronischen Chip (100) angeordnet wird; Kapseln eines Teils des elektronischen Chips (100) durch eine Kapselungsstruktur (400), wobei der Chip (100) lateral von der Kapselungsstruktur (400) umgeben ist, und eine erste von zwei einander entgegengesetzten Hauptflächen des elektronischen Chips (100) zumindest zum Teil durch die Kapselungsstruktur (400) bedeckt ist, während die andere von den beiden einander entgegengesetzten Hauptflächen der Umgebung ausgesetzt bleibt; selektives Dünnen des durch die Kapselungsstruktur (400) teilweise gekapselten elektronischen Chips (100) von der anderen Hauptseite aus, so dass die Kapselungsstruktur (400) mit einer größeren Dicke verbleibt als der gedünnte elektronische Chip (100), wobei die Trennstruktur (200) als Dünnungsstopp dient; und die Dünnung durch Rückätzen von Material des elektronischen Chips (100) durchgeführt wird, während die Kapselungsstruktur (400) als Ätzmaske verwendet wird.