公开(公告)号：DE102019110402A1

公开(公告)日：2019-11-28

申请号：DE102019110402

申请日：2019-04-18

Applicant: INFINEON TECHNOLOGIES AG

Inventor： SANTOS RODRIGUEZ FRANCISCO JAVIER ,  BREYMESSER ALEXANDER ,  SCHULZE HANS-JOACHIM ,  KUENLE MATTHIAS ,  VOSS STEPHAN ,  MOSER ANDREAS ,  GRIEBL ERICH ,  KNABL MICHAEL ,  RUPP ROLAND ,  SGOURIDIS SOKRATIS

IPC: H01L21/683 ,  H01L21/304

Abstract: Ein Verfahren zum Bearbeiten eines Halbleiterwafers ist vorgeschlagen. Das Verfahren kann ein Reduzieren einer Dicke des Halbleiterwafers umfassen. Eine Trägerstruktur wird auf einer ersten Seite des Halbleiterwafers platziert, z. B. vor oder nach dem Reduzieren der Dicke des Halbleiterwafers. Das Verfahren umfasst ferner ein Bereitstellen einer Stützstruktur auf einer zweiten Seite des Halbleiterwafers gegenüber der ersten Seite, z. B. nach dem Reduzieren der Dicke des Halbleiterwafers. Es werden Verfahren zum Schweißen einer Stützstruktur auf einen Halbleiterwafer vorgeschlagen. Ferner werden Halbleiter-Verbundstrukturen mit auf einen Halbleiterwafer geschweißten Stützstrukturen vorgeschlagen.

公开(公告)号：DE102018111450A1

公开(公告)日：2019-11-14

申请号：DE102018111450

申请日：2018-05-14

Applicant: INFINEON TECHNOLOGIES AG

Inventor： SANTOS RODRIGUEZ FRANCISCO JAVIER ,  DENIFL GÜNTER ,  HOECHBAUER TOBIAS FRANZ WOLFGANG ,  HUBER MARTIN ,  LEHNERT WOLFGANG ,  RUPP ROLAND ,  SCHULZE HANS-JOACHIM

IPC: H01L21/18 ,  H01L21/20 ,  H01L21/301 ,  H01L29/02

Abstract: Ein Verfahren (100) zum Verarbeiten eines Breiter-Bandabstand-Halbleiterwafers wird vorgeschlagen. Das Verfahren (100) umfasst ein Abscheiden (110) einer nicht-monokristallinen Stützschicht (320) an einer Rückseite eines Breiter-Bandabstand-Halbleiterwafers. Das Verfahren (100) umfasst ferner ein Abscheiden (120) einer epitaxialen Schicht an einer Vorderseite des Breiter-Bandabstand-Halbleiterwafers. Der Breiter-Bandabstand-Halbleiterwafer wird entlang einer Spaltregion gespalten (130), um einen Vorrichtungswafer umfassend zumindest einen Teil der epitaxialen Schicht, und einen verbleibenden Wafer umfassend die nicht-monokristalline Stützschicht (320) zu erhalten.

公开(公告)号：DE102013112608B4

公开(公告)日：2019-09-26

申请号：DE102013112608

申请日：2013-11-15

Applicant: INFINEON TECHNOLOGIES AG

Inventor： COTOROGEA MARIA ,  FELSL HANS-PETER ,  GAWLINA YVONNE ,  SANTOS RODRIGUEZ FRANCISCO JAVIER ,  SCHULZE HANS-JOACHIM ,  SEIBERT GEORG ,  STEGNER ANDRE RAINER ,  WAGNER WOLFGANG

IPC: H01L27/06 ,  H01L21/331 ,  H01L21/336 ,  H01L27/088 ,  H01L29/739 ,  H01L29/78

Abstract: Halbleitervorrichtung, umfassend:eine erste Transistorzelle (110), die eine erste Gateelektrode (122) in einem ersten Trench (120) aufweist,eine zweite Transistorzelle (130), die eine zweite Gateelektrode (142) in einem zweiten Trench (140) aufweist, wobei die ersten und zweiten Gateelektroden (122, 142) elektrisch verbunden sind,einen dritten Trench (160) zwischen den ersten und zweiten Trenches (120, 140), wobei der dritte Trench (160) sich tiefer in einen Halbleiterkörper (105) von einer ersten Seite (107) des Halbleiterkörpers (105) als die ersten und zweiten Trenches (120, 140) erstreckt, undein Dielektrikum (165) in dem dritten Trench (160), das eine Bodenseite und Wände des dritten Trenches (160) bedeckt und wobei eine Dicke eines eine Wand des dritten Trenches (360) auskleidenden Dielektrikums (366) auf einem vertikalen Niveau, das mit einem Gatedielektrikum (322, 342) in den ersten und zweiten Trenches (320, 340) zusammenfällt, größer ist als eine Dicke des Gatedielektrikums (321, 341) in den ersten und zweiten Trenches (320, 340).

公开(公告)号：DE102017124871A8

公开(公告)日：2019-07-11

申请号：DE102017124871

申请日：2017-10-24

Applicant: INFINEON TECHNOLOGIES AG

Inventor： BINA MARKUS ,  DAINESE MATTEO ,  JAEGER CHRISTIAN ,  LAVEN JOHANNES GEORG ,  PHILIPPOU ALEXANDER ,  SANTOS RODRIGUEZ FRANCISCO JAVIER ,  VELLEI ANTONIO ,  LEENDERTZ CASPAR ,  SANDOW CHRISTIAN PHILIPP

IPC: H01L29/739 ,  H01L29/06

公开(公告)号：DE102017124871A1

公开(公告)日：2019-04-25

申请号：DE102017124871

申请日：2017-10-24

Applicant: INFINEON TECHNOLOGIES AG

Inventor： BINA MARKUS ,  DAINESE MATTEO ,  JAEGER CHRISTIAN ,  LAVEN JOHANNES GEORG ,  PHILIPPOU ALEXANDER ,  SANTOS RODRIGUEZ FRANCISCO JAVIER ,  VELLEI ANTONIO

IPC: H01L29/739 ,  H01L29/06

Abstract: Eine Leistungshalbleiter-Vorrichtung (1) umfasst ein aktives Zellengebiet (1-2) mit einem Driftgebiet (100) von einem ersten Leitfähigkeitstyp; eine Vielzahl von IGBT-Zellen (1-1), die mindestens teilweise innerhalb des aktiven Zellengebiets (1-2) angeordnet sind, wobei jede der IGBT-Zellen (1-1) mindestens einen Graben (14, 15, 16) umfasst, der sich in das Drift-Gebiet (100) entlang einer vertikalen Richtung (Z) erstreckt; ein Randabschlussgebiet (1-3), das das aktive Zellengebiet (1-2) umgibt; und ein Übergangsgebiet (1-5), das zwischen dem aktiven Zellengebiet (1-2) und dem Randabschlussgebiet (1-3) angeordnet ist, wobei das Übergangsgebiet (1-5) eine Breite (W) entlang einer lateralen Richtung (X, Y) von dem aktiven Zellengebiet (1-2) zu dem Randabschlussgebiet (1-3) aufweist, wobei zumindest manche der IGBT-Zellen (1-1) innerhalb des Übergangsgebiets (1-5) angeordnet sind bzw. sich in dieses erstrecken; und ein elektrisch potentialfreies Barrierengebiet (105) von einem zweiten Leitfähigkeitstyp, wobei das elektrisch potentialfreie Barrierengebiet (105) innerhalb des aktiven Zellengebiets (1-2) und in Kontakt mit zumindest manchen der Gräben (14, 15, 16) der IGBT-Zellen (1-1) angeordnet ist und wobei sich das elektrisch potentialfreie Barrierengebiet (105) nicht in das Übergangsgebiet (1-5) erstreckt.

公开(公告)号：DE102016112977A1

公开(公告)日：2018-01-18

申请号：DE102016112977

申请日：2016-07-14

Applicant: INFINEON TECHNOLOGIES AG

Inventor： SANTOS RODRIGUEZ FRANCISCO JAVIER ,  RUPP ROLAND

IPC: H01L21/30 ,  H01L21/77 ,  H01L27/04 ,  H01L29/66

Abstract: Gemäß verschiedenen Ausführungsformen kann ein Verfahren aufweisen, einen Halbleiter-Wafer (102, 202) zu bearbeiten, welcher eine erste Hauptprozessierseite (102t) und eine zweite Hauptprozessierseite (102b) aufweist, die der ersten Hauptprozessierseite (102t) gegenüberliegt; wobei der Halbleiter-Wafer (102, 202) auf der ersten Hauptprozessierseite (102t) mindestens einen Schaltkreisbereich (102s) mit mindestens einem elektronischen Schaltkreis aufweist. Gemäß verschiedenen Ausführungsformen kann das Verfahren zum Bearbeiten des Halbleiter-Wafers (102, 202) aufweisen: Bilden einer den mindestens einen Schaltkreisbereich (102s) zumindest teilweise umgebenden Versteifungsstruktur (106), welche den Halbleiter-Wafer (102, 202) versteift, wobei die Versteifungsstruktur (106) zumindest über einem Teil des mindestens einen Schaltkreisbereichs (102s) eine Aussparung (106a) aufweist; Dünnen des Halbleiter-Wafers (102, 202), der die Versteifungsstruktur (106) aufweist, von der zweiten Hauptprozessierseite (102b) aus.

公开(公告)号：DE102015118524A1

公开(公告)日：2017-06-01

申请号：DE102015118524

申请日：2015-10-29

Applicant: INFINEON TECHNOLOGIES AG

Inventor： NIEDERNOSTHEIDE FRANZ JOSEF ,  PFIRSCH FRANK DIETER ,  SCHULZE HANS-JOACHIM ,  VOSS STEPHAN ,  SANTOS RODRIGUEZ FRANCISCO JAVIER ,  WAGNER WOLFGANG

IPC: H01L29/423 ,  H01L27/06 ,  H01L27/088 ,  H01L29/739 ,  H01L29/78

Abstract: Beschrieben werden ein Halbleiterbauelement und ein Verfahren zum Herstellen desselben. Das Halbleiterbauelement umfasst: Mehrere Bauelementzellen, die jeweils ein Bodygebiet, ein Sourcegebiet und eine zu dem Bodygebiet benachbarte und diel elektrisch durch ein Gatedielektrikum gegenüber dem Bodygebiet isolierte Gateelektrode aufweisen; und eine elektrisch leitende Gateschicht, die die Gateelektroden aufweist oder elektrisch an die Gateelektroden der mehreren Bauelementzellen angeschlossen ist. Die Gateschicht ist elektrisch an einen Gateleiter angeschlossen und weist wenigstens eines von einem Gebiet mit erhöhtem Widerstand und einem Gebiet mit verringertem Widerstand auf.

公开(公告)号：DE102015112649A1

公开(公告)日：2017-02-02

申请号：DE102015112649

申请日：2015-07-31

Applicant: INFINEON TECHNOLOGIES AG

Inventor： RUPP ROLAND ,  LEHNERT WOLFGANG ,  SANTOS RODRIGUEZ FRANCISCO JAVIER ,  SCHULZE HANS-JOACHIM

IPC: H01L21/30 ,  H01L21/20 ,  H01L21/28 ,  H01L21/302 ,  H01L21/331 ,  H01L21/336 ,  H01L21/66

Abstract: Ein Verfahren zum Bilden eines Halbleiterbauelements und ein Halbleiterbauelement werden bereitgestellt. Das Verfahren beinhaltet das Bereitstellen eines Waferstapels (40), der einen Trägerwafer (20), der Graphit aufweist, und einen Bauelementwafer (1, 2) aufweist, der ein Halbleitermaterial mit breiter Bandlücke aufweist und eine erste Seite (21) und eine zweite Seite (22) gegenüber der ersten Seite (21) aufweist, wobei die zweite Seite (22) an dem Trägerwafer (20) befestigt ist, Definieren von Bauelementregionen (D) des Waferstapels (40), teilweises Entfernen des Trägerwafers (20), sodass Öffnungen (25) in dem Trägerwafer (20) gebildet werden, die in jeweiligen Bauelementregionen (D) angeordnet sind, und sodass der Bauelementwafer (1, 2) von einem Rest (20') des Trägerwafers (20) gestützt wird; und Weiterbearbeiten des Bauelementwafers (1, 2), während der Bauelementwafer (1, 2) von dem Rest (20') des Trägerwafers (20) gestützt bleibt.

公开(公告)号：DE102013107787B4

公开(公告)日：2016-03-24

申请号：DE102013107787

申请日：2013-07-22

Applicant: INFINEON TECHNOLOGIES AG

Inventor： BREYMESSER ALEXANDER ,  BROCKMEIER ANDRE ,  KNABL MICHAEL ,  MEYER URSULA ,  SANTOS RODRIGUEZ FRANCISCO JAVIER ,  KOBLINSKI CARSTEN VON

IPC: H01L23/46 ,  H01L21/50 ,  H01L23/28 ,  H01L23/48 ,  H01L25/04

Abstract: Chipbaugruppe (310), aufweisend: eine erste Verkapselungsstruktur (202); eine über der ersten Verkapselungsstruktur (202) gebildete erste Passivierungsschicht (224) und eine über der ersten Passivierungsschicht (224) gebildete erste elektrisch leitende Schicht (234); mindestens einen über der ersten elektrisch leitenden Schicht (234) und der ersten Passivierungsschicht (224) angeordneten Chip (242), wobei mindestens eine Chipkontaktstelle (243) die erste elektrisch leitende Schicht (234) kontaktiert; mindestens einen in der ersten Verkapselungsstruktur (202) gebildeten Hohlraum (2112), wobei der mindestens eine Hohlraum (2112) einen Abschnitt der die mindestens eine Chipkontaktstelle (243) bedeckenden ersten Passivierungsschicht (224) exponiert; eine auf der ersten Verkapselungsstruktur (202) aufgebrachte und den mindestens einen Hohlraum (2112) bedeckende zweite Verkapselungsstruktur (2116), wobei eine Kammerzone (2118) über der mindestens einen Chipkontaktstelle (243) durch den mindestens einen Hohlraum (2112) und die zweite Verkapselungsstruktur (2116) definiert wird; wobei die zweite Verkapselungsstruktur (2116) einen Einlass (2122) und einen Auslass (2124), die mit der Kammerzone (2118) verbunden sind, umfasst, wobei der Einlass (2122) und der Auslass (2124) einen Zufluss und einen Abfluss von wärmeableitendem Material in die und aus der Kammerzone (2118) steuern.

公开(公告)号：DE102013112608A1

公开(公告)日：2014-06-05

申请号：DE102013112608

申请日：2013-11-15

Applicant: INFINEON TECHNOLOGIES AG

Inventor： COTOROGEA MARIA ,  FELSL HANS-PETER ,  GAWLINA YVONNE ,  SANTOS RODRIGUEZ FRANCISCO JAVIER ,  SCHULZE HANS-JOACHIM ,  SEIBERT GEORG ,  STEGNER ANDRE RAINER ,  WAGNER WOLFGANG

IPC: H01L27/06 ,  H01L21/331 ,  H01L21/336 ,  H01L29/739 ,  H01L29/78

Abstract: Eine Halbleiterkörper (1001) umfasst eine erste Transistorzelle (110) mit einer ersten Gateelektrode (122) in einem ersten Trench (120). Die Halbleitervorrichtung (1001) umfasst weiterhin eine zweite Transistorzelle (130) mit einer zweiten Gateelektrode (142) in einem zweiten Trench (140), wobei die ersten und zweiten Gateelektroden (122, 142) elektrisch verbunden sind. Die Halbleitervorrichtung umfasst außerdem einen dritten Trench (160) zwischen den ersten und zweiten Trenches (120, 140), wobei sich der dritte Trench (160) tiefer in einen Halbleiterkörper (105) von einer ersten Seite (107) des Halbleiterkörpers (105) als die ersten und zweiten Trenches (120, 140) erstreckt. Die Halbleitervorrichtung (1001) umfasst außerdem ein Dielektrikum (165) in dem dritten Trench (160), das eine Bodenseite und Wände des dritten Trenches (160) bedeckt.